Pat
J-GLOBAL ID：200903029175368748
電界効果トランジスタの製造方法
Inventor：
,
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：1996247208
Publication number (International publication number)：1998074776
Application date： Aug. 29, 1996
Publication date： Mar. 17, 1998
Summary：
【要約】【課題】 ゲート金属を変更することなしに、ソース、ドレイン間電流が減少するなどのFET特性の変動を緩和し、長寿命化を図った電界効果トランジスタの製造方法を提供する。【解決手段】 ガリウム砒素基板表面に離間して形成されたソース、ドレイン電極と、ソース、ドレイン電極間の電流経路を流れる電流値を制御するゲート電極と、表面を被覆する絶縁膜とを備えた電界効果トランジスタの製造方法であって、電流経路上に絶縁膜を形成することにより、電流経路の半導体基板に圧縮あるいは伸張の応力を与え、FET動作時の特性変動を緩和する変動を発生させる。
Claim (excerpt)：
半導体基板表面に離間して形成された2つのオーム性電極と、該オーム性電極間の電流経路と、該電流経路を流れる電流値を制御する制御電極と、前記電流経路を被覆する絶縁膜とを備えた電界効果トランジスタの製造方法において、電界効果トランジスタ動作時の特性変動を緩和する特性変動を発生させる絶縁膜で、前記電流経路を被覆することを特徴とする電界効果トランジスタの製造方法。
IPC (2)：
H01L 21/338
, H01L 29/812
