Pat

J-GLOBAL ID：200903029260019868

半導体装置の製造方法

Inventor： 松本 明
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 志賀 正武
Gazette classification：公開公報
Application number (International application number)：1996043312
Publication number (International publication number)：1997237834
Application date： Feb. 29, 1996
Publication date： Sep. 09, 1997
Summary：

【要約】【課題】 埋め込み配線法の利点を損なうことなく、配線間に空洞を設けることにより隣接配線間容量を低減し得る半導体装置の製造方法を提供する。【解決手段】 シリコン基板22上に層間絶縁膜23、シリコン窒化膜24、第1のシリコン酸化膜25を堆積した後、配線溝を形成する。さらに、コンタクトホール形成後、全面にバリアメタル、アルミニウム膜を堆積し、溝内部以外のこれらの膜を除去することによって埋め込み配線パターン29a、29bを形成する。その後、隣接する配線間隔が狭い領域の第1のシリコン酸化膜25、シリコン窒化膜24をエッチング除去してこの領域の配線パターン29aを露出させた後、全面に第2のシリコン酸化膜31を堆積することによって隣接する配線間隔が狭い領域に空洞32を形成する。

Claim (excerpt)：

半導体基板上または配線層上に第1の絶縁膜を形成し、該第1の絶縁膜の配線パターンに対応する箇所に溝を形成する工程と、該溝の内部を含む前記第1の絶縁膜上の全面に導電体を堆積する工程と、前記溝の内部以外の前記導電体を除去することにより溝の内部にのみ導電体を残して配線パターンを形成する工程と、前記配線パターンのうち隣接する配線間隔が狭い領域にあたる前記第1の絶縁膜を選択的に除去してこの領域の配線パターンを露出させる工程と、前記工程で残した第1の絶縁膜上および前記配線パターン上の全面に第2の絶縁膜を形成することにより該第2の絶縁膜中の隣接する配線間隔が狭い領域に空洞を形成する工程、を有することを特徴とする半導体装置の製造方法。

IPC (5)：

H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/285 301 ,  H01L 21/3065 ,  H01L 21/764

FI (5)：

H01L 21/90 N ,  H01L 21/28 301 L ,  H01L 21/285 301 R ,  H01L 21/302 L ,  H01L 21/76 A