Pat
J-GLOBAL ID：200903029452991954
半導体装置およびその製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
梶原 辰也
Gazette classification：公開公報
Application number (International application number)：1994221113
Publication number (International publication number)：1996064634
Application date： Aug. 23, 1994
Publication date： Mar. 08, 1996
Summary：
【要約】【目的】 外部抵抗分を抑制する。【構成】 MOSFET回路が作り込まれ平板形状に形成されたペレット10と、3本のインナリード35、36、37と、放熱性能を高めるためのヘッダ41と、ペレット、インナリード群、ヘッダの一部を樹脂封止する樹脂封止体44とを備えたパワートランジスタにおいて、ペレット10の回路側主面には各インナリードがバンプから形成された接続部25、26によって電気的かつ機械的に接続され、ペレットの反対側主面にはヘッダ41が結合されている。【効果】 各インナリードがペレットに各接続部によって直接的に接続されているため、ボンディングワイヤによる電気的接続に比べて外部抵抗分が大幅に低減される。ヘッダとインナリード群とは別体であるため、インナリードとヘッダに最良の材質を使用でき、製品の性能を向上できる。
Claim (excerpt)：
電子回路要素が作り込まれ小形の平板形状に形成された半導体ペレットと、電子回路要素を電気的に外部に引き出すための複数本のインナリードと、放熱性能を高めるためのヘッダと、半導体ペレット、インナリード群およびヘッダの一部を樹脂封止する樹脂封止体とを備えている半導体装置において、前記半導体ペレットの電子回路要素を作り込まれた側の主面には前記各インナリードがバンプから形成された接続部によって電気的かつ機械的に接続されているとともに、この半導体ペレットの反対側の主面には前記ヘッダが結合されていることを特徴とする半導体装置。
IPC (2)：
H01L 21/60 311
, H01L 29/78
