Pat
J-GLOBAL ID:200903029711112565
強誘電体記憶装置およびその製造方法
Inventor:
,
,
,
Applicant, Patent owner:
Agent (1):
山川 政樹
Gazette classification:公開公報
Application number (International application number):1994318123
Publication number (International publication number):1996181288
Application date: Dec. 21, 1994
Publication date: Jul. 12, 1996
Summary:
【要約】【目的】 強誘電体を熱処理した場合でも、または分極反転を繰り返した場合でも、強誘電体の組成の変化や劣化の生じない強誘電体記憶装置およびその製造方法を可能にする。【構成】 シリコン基板1上に通常のCVD法により厚さ約8nmの窒化シリコン膜9を形成した後、ECRプラズマスパッタ法により厚さ約160nmのBIT強誘電体膜2を堆積し、次いでECRプラズマスパッタ法より厚さ約8nmの窒化シリコン膜10を堆積した。次にこの窒化シリコン膜10上に多結晶シリコン層を形成してゲート電極3とする。ゲート電極3に隣接した領域にn+ 拡散層4,5を設けてソース,ドレインとする。
Claim (excerpt):
強誘電体膜を用いた強誘電体記憶装置において、シリコン基板または下部電極上に窒化シリコン膜が設けられ、前記窒化シリコン膜上に強誘電体膜を含む絶縁膜が設けられ、前記絶縁膜上に上部電極が設けられたことを特徴とする強誘電体記憶装置。
IPC (6):
H01L 27/105
, G11C 11/22
, H01L 27/115
, H01L 21/8247
, H01L 29/788
, H01L 29/792
FI (3):
H01L 27/10 441
, H01L 27/10 434
, H01L 29/78 371
Return to Previous Page