Pat
J-GLOBAL ID：200903029978175221

入力制御機能を有したデータ担体

Inventor：
ホルガー ゼトラック

About ホルガー ゼトラック

, 
ロベルト ライナー

About ロベルト ライナー


Applicant, Patent owner：
インフィネオン テクノロジース アクチエンゲゼルシャフト

About インフィネオン テクノロジース アクチエンゲゼルシャフト


Agent (1)： 矢野 敏雄 (外3名)
Gazette classification：公表公報
Application number (International application number)：2000562862
Publication number (International publication number)：2002521770
Application date： Jul. 27, 1999
Publication date： Jul. 16, 2002
Summary：
【要約】本発明は、少なくとも1つの送/受信アンテナ(SP)を備え、該アンテナに後置接続された、少なくとも1つの回路ユニット(S1,Si)への給電電圧(VDD,VSS)供給のための整流回路(GR)を有し、前記回路ユニット(S1,Si)の給電端子に電圧制御回路(RS)が並列に接続されている、データ担体、例えばチップカードに関している。この場合、前記電圧制御回路(RS)は出力側を有しており、該出力側からは電圧制御回路(RS)の制御信号に比例した信号がタップ可能であり、前記出力側は制御可能なクロック信号発生器(TSG)の制御入力側に接続されており、該クロック信号発生器(TSG)は、少なくとも1つの回路ユニット(S1,Si)に対してクロック信号(C1)を供給するように構成されている。
Claim (excerpt)：
少なくとも1つの送/受信アンテナ(SP)を備え、該アンテナに後置接続された、少なくとも1つの回路ユニット(S1,Si)への給電電圧(VDD,VSS)供給のための整流回路(GR)を有し、前記回路ユニット(S1,Si)の給電端子に電圧制御回路(RS)が並列に接続されている、データ担体、例えばチップカードにおいて、 前記電圧制御回路(RS)は出力側を有しており、該出力側からは電圧制御回路(RS)の制御信号に比例した信号がタップ可能であり、前記出力側は制御可能なクロック信号発生器(TSG)の制御入力側に接続されており、該クロック信号発生器(TSG)は、少なくとも1つの回路ユニット(S1,Si)に対してクロック信号(C1)を供給するように構成されていることを特徴とするデータ担体。
IPC (3)：
G06K 19/07 ,  G06F 1/26 ,  H04B 1/59
FI (4)：
H04B 1/59 ,  G06K 19/00 H ,  G06F 1/00 330 F ,  G06F 1/00 N
F-Term (5)：
5B011DA12 ,  5B011DB01 ,  5B035BB09 ,  5B035CA04 ,  5B035CA23
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM