Pat

J-GLOBAL ID：200903030000389279

半導体装置の製造方法

Inventor： 鷹尾 義弘
Applicant, Patent owner： 富士通株式会社
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：1992180085
Publication number (International publication number)：1994029515
Application date： Jul. 07, 1992
Publication date： Feb. 04, 1994
Summary：

【要約】【目的】本発明は、導電性高分子材料を半導体材料又は配線材料として用いた半導体装置の製造方法に関し、毛細管現象により溝の長手方向に沿って形成する高分子材料膜の配向性を向上するとともに、該高分子材料膜と、溝の長手方向と交差する方向に形成された帯状の導電体層等との接触面積を十分に確保することができる半導体装置の製造方法の提供を目的とする。【構成】基体11に表層が絶縁膜13からなる帯状の溝12を形成する工程と、溝12を横断する導電性を有する膜を絶縁膜上に形成する工程と、溝12の一端を高分子材料の触媒溶液に浸漬して毛細管現象により高分子材料の触媒溶液を溝12に沿って導入し、溝12内に高分子材料膜15を形成して導電性を有する膜14a,14bと接続する工程とを含み構成する。

Claim (excerpt)：

基体に表層が絶縁膜からなる帯状の溝を形成する工程と、前記溝を横断する導電性を有する膜を前記絶縁膜上に形成する工程と、前記導電性を有する膜を選択的にエッチング・除去し、前記溝の長手方向と交差する方向に前記溝の側壁及び底部を通過する帯状の導電性を有する膜を残存する工程と、前記溝の一端を高分子材料の触媒溶液に浸漬して毛細管現象により高分子材料の触媒溶液を前記溝に沿って導入し、前記溝内に高分子材料膜を形成して前記導電性を有する膜と接続する工程とを有する半導体装置の製造方法。

IPC (3)：

H01L 29/28 ,  H01L 21/336 ,  H01L 29/784