Pat

J-GLOBAL ID：200903030013804887

薄膜半導体装置

Inventor： 山田 想 ,  曳地 丈人 ,  山田 高幸
Applicant, Patent owner： 富士ゼロックス株式会社
Agent (1)： 阪本 清孝 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992354940
Publication number (International publication number)：1994188418
Application date： Dec. 18, 1992
Publication date： Jul. 08, 1994
Summary：

【要約】【目的】 オフ電流が少なくしかもオン電流のばらつきの少ない薄膜半導体装置を提供する。【構成】 第1の薄膜トランジスタIと第2の薄膜トランジスタIIとは並列接続されており、第1の薄膜トランジスタIは、半導体活性層3と画素電極側高不純物濃度領域5との間にオフセット領域15aが形成されてなるものである。一方、第2の薄膜トランジスタIIは、デ-タライン側高不純物濃度領域4と半導体活性層3との間にオフセット領域15bが設けられている。そして、デ-タライン側高不純物濃度領域4が画素電極側高不純物濃度領域5より高電位となる場合には、第2の薄膜トランジスタIIのみが動作状態となり、画素電極側高不純物濃度領域5がデ-タライン側高不純物濃度領域4より高電位となる場合には第1の薄膜トランジスタIのみが動作状態となる。

Claim (excerpt)：

半導体活性層の両脇にそれぞれ高い不純物濃度を有する第1の高不純物濃度領域と第2の高不純物領域とを形成し、これら第1及び第2の高不純物濃度領域並びに前記半導体活性層を覆うようにゲ-ト絶縁膜層を積層し、前記半導体活性層の位置に対応する前記ゲ-ト絶縁膜層上の位置にゲ-ト電極を設けてなる2つの薄膜半導体素子が並列接続され、前記2つの薄膜半導体素子の一方は、前記第2の高不純物濃度領域と前記半導体活性層との間にオフセット領域が、前記2つの薄膜半導体素子の他方は、前記第1の高不純物濃度領域と前記半導体活性層との間にオフセット領域が、それぞれ形成されてなることを特徴とする薄膜半導体装置。

IPC (3)：

H01L 29/784 ,  H01L 21/266 ,  H01L 21/28

FI (2)：

H01L 29/78 311 C ,  H01L 21/265 M