Pat

J-GLOBAL ID：200903030081584585

半導体素子

Inventor： 田村 由美子 ,  安田 武
Applicant, Patent owner： 株式会社日立製作所 ,  日立東部セミコンダクタ株式会社
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1993033025
Publication number (International publication number)：1994252357
Application date： Feb. 23, 1993
Publication date： Sep. 09, 1994
Summary：

【要約】【目的】 MIM容量の高耐圧化。【構成】 AuGe/Ni/Au,CVDPSG膜,AlからなるMIM容量を有するGaAsICにおいて、前記CVDPSG膜17は形成温度が410°Cとなり、下層電極25としてのAuGe/Ni/Auの360°Cの融点よりも高い。したがって、電極25上に直接CVDPSG膜17を形成すると、AuGe/Ni/Auが再溶融して表面が粗面となり絶縁破壊耐量(耐圧)が低下する。そこで、CVDPSG膜17を形成する前に、AuGe/Ni/Auの融点よりも形成温度が320°Cと低い光CVD法によって光CVDPSG膜16を形成した後、CVDPSG膜17を形成する。CVDPSG膜17の形成時、AuGe/Ni/Auの表面は光CVDPSG膜16で保護されていることから、AuGe/Ni/Auの粗面化は発生せず、絶縁破壊耐量が向上する。

Claim (excerpt)：

下層電極と、この下層電極上に設けられかつ下層電極の融点よりも形成温度が高い絶縁膜と、この絶縁膜上に設けられる上層電極とによって形成されたMIM容量であって、前記下層電極と絶縁膜との間に前記下層電極の融点よりも低い温度で形成される絶縁膜が設けられていることを特徴とする半導体素子。

IPC (2)：

H01L 27/095 ,  H01L 27/04