Pat

J-GLOBAL ID：200903030095410342

アクティブマトリクスパネルおよびその製造方法

Inventor： 下牧 伸一 ,  宮川 達也
Applicant, Patent owner： カシオ計算機株式会社
Agent (1)： 杉村 次郎
Gazette classification：公開公報
Application number (International application number)：1994018839
Publication number (International publication number)：1995092499
Application date： Jan. 20, 1994
Publication date： Apr. 07, 1995
Summary：

【要約】【目的】 補助容量用電極を小さくしても補助容量部の静電容量を確保可能となして開口率を大きくする。【構成】 半導体層16が補助容量用電極14の上方まで延出され、この延出された部分は高濃度不純物領域からなる補助容量用対向電極16dとなっている。そして、補助容量用電極14、補助容量用対向電極16dおよびその間のゲート絶縁膜15により補助容量部が構成されている。この場合、補助容量用電極14、画素電極18およびその間のゲート絶縁膜15、層間絶縁膜17により補助容量部を構成する場合と比較して、補助容量用対向電極16dと補助容量用電極14との間の間隔が画素電極18と補助容量用電極14との間の間隔よりも小さくなり、この小さくなった分だけ補助容量部の静電容量を大きくすることができ、開口率を大きくすることができる。

Claim (excerpt)：

各画素ごとに設けられたスイッチング素子としての薄膜トランジスタの近傍に画素電極および補助容量用電極が設けられたアクティブマトリクスパネルにおいて、前記薄膜トランジスタの半導体層を前記補助容量用電極と対向する部分まで延出し、この延出した部分を高濃度不純物領域からなる補助容量用対向電極とし、該補助容量用対向電極と前記補助容量用電極とその間に介在された絶縁膜とにより補助容量部を構成したことを特徴とするアクティブマトリクスパネル。

IPC (3)：

G02F 1/136 500 ,  G02F 1/1343 ,  H01L 29/784