Pat

J-GLOBAL ID：200903030135270344

III -V族化合物半導体エピタキシャル層の製造方法

Inventor： 石井 宏辰 ,  池田 正清 ,  田中 秀一
Applicant, Patent owner： 古河電気工業株式会社
Agent (1)： 箕浦 清
Gazette classification：公開公報
Application number (International application number)：1994114319
Publication number (International publication number)：1995302763
Application date： Apr. 28, 1994
Publication date： Nov. 14, 1995
Summary：

【要約】【構成】 (001)面から 0.5〜10度傾いた面方位を有する半導体基板(17)上に、炭素濃度が1×1019cm-3以上、厚さ 100nm以上の III-V族化合物半導体エピタキシャル層(16)を成長させる第1の工程と、雰囲気中にV族元素を供給しながら前記エピタキシャル層成長後の基板を 750°C以上の温度で熱処理する第2の工程とを具備することを特徴とする III-V族化合物半導体エピタキシャル層の製造方法。【効果】 本発明によれば、量子細線等の作製に利用できる任意の高さのストライプ状微細表面構造を有する半導体エピタキシャル層を提供でき、この構造を利用した新規なデバイス構造への応用が可能である等の効果を有する。

Claim (excerpt)：

(001)面から 0.5〜10度傾いた面方位を有する半導体基板上に、炭素濃度が1×1019cm-3以上、厚さ 100nm以上の III-V族化合物半導体エピタキシャル層を成長させる第1の工程と、雰囲気中にV族元素を供給しながら前記エピタキシャル層成長後の基板を 750°C以上の温度で熱処理する第2の工程とを具備することを特徴とする III-V族化合物半導体エピタキシャル層の製造方法。

IPC (4)：

H01L 21/205 ,  C30B 25/18 ,  C30B 29/40 ,  C30B 33/02