Pat

J-GLOBAL ID：200903030164962409

PLL回路

Inventor： 甲斐 勤
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 松田 正道
Gazette classification：公開公報
Application number (International application number)：1997359376
Publication number (International publication number)：1999191270
Application date： Dec. 26, 1997
Publication date： Jul. 13, 1999
Summary：

【要約】【課題】 記録媒体の再生速度を更に高速化するためには、予め定めた補正値ではPLL制御ループにおける充分なオフセット除去が出来ない。【解決手段】 VCO5と、VCO5の出力から得られるPCK信号と記録媒体1からのEFM信号との位相差を検出する位相比較器2と、位相比較器2で検出した位相差に応じた電流を出力するチャージポンプ3と、チャージポンプ3からの電流を電圧に変換し、制御電圧としてVCO5に出力するフィルター4と、EFM信号とPCK信号からジッターを検出するジッター検出器6と、検出したジッターに応じてチャージポンプ3の出力電流に補正を加えるための電流を出力する補正電流源7とを備える。

Claim (excerpt)：

制御電圧に従って出力発振周波数可変な電圧制御発振器と、その電圧制御発振器の出力信号から得られるクロック信号と入力信号との位相差を検出する位相比較器と、その位相比較器で検出された位相差に応じた電流を出力するチャージポンプ回路と、そのチャージポンプ回路からの電流を電圧に変換し、その電圧を制御電圧として前記電圧制御発振器に出力するフィルターと、前記入力信号と前記クロック信号とからジッターを検出するジッター検出器と、その検出されたジッターに応じて前記チャージポンプ回路の出力電流を補正する電流を出力する補正電流源とを備えたことを特徴とするPLL回路。

IPC (2)：

G11B 20/14 351 ,  H03L 7/14

FI (2)：

G11B 20/14 351 A ,  H03L 7/14 Z