Pat

J-GLOBAL ID：200903030268201698

半導体メモリ装置およびその製造方法

Inventor： 趙 顯眞 ,  張 澤龍
Applicant, Patent owner： 三星電子株式会社
Agent (1)： 服部 雅紀
Gazette classification：公開公報
Application number (International application number)：1992212924
Publication number (International publication number)：1993218332
Application date： Aug. 10, 1992
Publication date： Aug. 27, 1993
Summary：

【要約】【目的】 メモリ装置の集積度および信頼度を向上させた半導体装置およびその製造方法を提供する。【構成】 ビットライン30下部に形成された平坦化された第1絶縁層22と前記ストリッジ電極100下部に形成された平坦化された第2絶縁層24を含むことを特徴とする。【効果】 導電形、すなわちビットラインおよびストリッジ電極下部に形成される物質層の表面を平坦化することにより表面段差に対して発生するストリンガを防止し、コンタクトホールの内部側壁に直接スペーサを形成するか、コンタクトホールを形成し導電層間の接触現象を防止することにより、メモリ装置の信頼性を向上させただけではなく高集積化実現に有利になるようにした。

Claim (excerpt)：

ソース領域、ドレーン領域およびゲート電極から構成されるトランジスタ、第1コンタクトホールを通じて前記トランジスタのドレーン領域と接触するビットライン、ならびに第2コンタクトホールを通じて前記トランジスタのソース領域と接触するストリッジ電極を含む半導体メモリ装置において、前記ビットライン下部に形成され平坦化された第1絶縁層と前記ストリッジ電極下部に形成され平坦化された第2絶縁層を含むことを特徴とする半導体メモリ装置。

IPC (2)：

H01L 27/108 ,  H01L 27/04

Patent cited by the Patent：

Cited by examiner (5)

• 特開平1-243573
  
• 特開平2-237059
  
• 特開平2-257670
  
• 特開平1-175756
  
• 特開平2-094561