Pat

J-GLOBAL ID：200903030302371220

半導体装置の製造方法

Inventor： 小野 玲司
Applicant, Patent owner： 東芝電子エンジニアリング株式会社 ,  株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1994233640
Publication number (International publication number)：1996097242
Application date： Sep. 28, 1994
Publication date： Apr. 12, 1996
Summary：

【要約】【目的】 最上層がAu層からなるパッド電極を、そのAu層の表面が清浄に形成されかつ容易に形成しうる半導体装置の製造方法を提供する。【構成】 第1のTi層13をメッキ装置のカソード電極に接続して、湿式メッキ法により第1のAu層15上に第2のAu層19を2〜3μm程度形成する。このとき、第1のTi層13の表面は自然酸化膜18により被覆されており、第1のAu層15上のみに選択的にメッキを施すことができる。その後、第1のTi層15を除去する。

Claim (excerpt)：

半導体装置の表面にパッド電極を形成する際に、半導体基板の絶縁膜上に第1の金属層を全面に形成する工程と、上記第1の金属層上に選択的に第2の金属層を形成する工程と、上記第1の金属層の露出した表面が酸化された状態のもとで、上記第1の金属層をカソード電極に接続し、湿式メッキ法を用いて上記第2の金属層上に第3の金属層を形成する工程と、上記第1の金属層の露出した部分を選択的に除去する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/60 301 ,  H01L 21/288 ,  H01L 21/3205