Pat

J-GLOBAL ID：200903030320617920

光半導体素子のフリップチップ実装構造

Inventor： 金山 義信 ,  伊藤 正隆 ,  本望 宏 ,  佐々木 純一
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993218541
Publication number (International publication number)：1995072352
Application date： Sep. 02, 1993
Publication date： Mar. 17, 1995
Summary：

【要約】【目的】高精度に位置決めされ、しかも放熱性のよい半田バンプを用いた光半導体素子のフリップチップ実装構造を提供する。【構成】光半導体素子が半田バンプを介して基板と接合されたフリップチップ実装構造において、半田バンプが光半導体素子の基板と接合する面の周辺部と中央部に設けられている。また、中央部に設けられた半田バンプが、光半導体素子の活性層に沿って帯状に設けられている。さらに、周辺部に設けられた半田バンプに接合するパッドの外径が80μm以下であり、光半導体素子の活性層に沿って帯状に設けられた半田バンプに接合するパッドの幅が50μm以上90μm以下となっている。【効果】光半導体素子の周辺部の他に中央部に半田バンプを設けることにより放熱性を高めることができる。この半田バンプを活性層に沿って帯状にすることにより、放熱性がさらに向上に、しかも活性層に対して垂直な方向は、中央部の半田バンプがないのと同等の実装精度が得られる。

Claim (excerpt)：

光半導体素子が基板に形成されたパッドに接合された半田バンプを介して前記基板に実装されたフリップチップ実装構造において、前記半田バンプは、前記光半導体素子の前記基板と接合する面の外周の近傍に設けられた第1のパッドに接合する第1の半田バンプと、前記光半導体素子の前記基板と接合する面の中央に設けられた第2のパッドに接合する第2の半田バンプからなることを特徴とする光半導体のフリップチップ実装構造。

Patent cited by the Patent：

Cited by examiner (3)

• 特開平3-141308
  
• 特開平4-230088
  
• 半導体装置
  Gazette classification：公開公報   Application number：特願平3-327742   Applicant：富士通株式会社