Pat
J-GLOBAL ID：200903030331113567

半導体装置およびその製法

Inventor：
高石 昌

About 高石 昌


Applicant, Patent owner：
ローム株式会社

About ローム株式会社


Agent (1)： 河村 洌
Gazette classification：公開公報
Application number (International application number)：2001118455
Publication number (International publication number)：2002314078
Application date： Apr. 17, 2001
Publication date： Oct. 25, 2002
Summary：
【要約】【課題】 同じ大きさのチップ面積で、ゲート幅を大きくしてオン抵抗を小さくし、大電流化を図ることができるトレンチ構造の絶縁ゲート駆動型素子を有する半導体装置およびその製法を提供する。【解決手段】 n形の半導体層1に凹溝11が形成され、その凹溝11内表面にゲート酸化膜4およびゲート電極5が形成されている。そして、ゲート電極5周囲の半導体層1表面にp形のチャネル拡散領域2およびn形のソース領域3が拡散などにより順次形成されている。このゲート電極5の表面側に、そのゲート電極の酸化により絶縁膜6が充分に厚く形成され、絶縁膜6およびソース領域3の表面に直接ソース電極7とする金属膜が設けられ、その金属がソース領域3およびチャネル拡散領域2にスパイクすることにより合金層7aが形成され、両層にオーミックコンタクトが採られている。
Claim (excerpt)：
第1導電形の半導体層に形成される凹溝と、該凹溝内表面に形成されるゲート酸化膜と、前記凹溝内に埋め込まれるゲート電極と、該ゲート電極周囲の前記半導体層表面に形成される第2導電形のチャネル拡散領域と、該チャネル拡散領域の表面にさらに形成される第1導電形のソース領域と、前記ゲート電極の表面側に該ゲート電極の酸化により厚く形成される絶縁膜と、該絶縁膜表面および前記ソース領域表面に直接設けられる金属膜からなるソース電極と、該ソース電極の金属が前記ソース領域およびチャネル拡散領域にスパイクすることにより形成される合金層と、前記半導体層に電気的に接続して設けられるドレイン電極とを有する半導体装置。
IPC (5)：
H01L 29/78 652 ,  H01L 29/78 ,  H01L 29/78 653 ,  H01L 21/336 ,  H01L 29/417
FI (7)：
H01L 29/78 652 M ,  H01L 29/78 652 T ,  H01L 29/78 653 C ,  H01L 29/78 658 B ,  H01L 29/78 658 F ,  H01L 29/78 658 G ,  H01L 29/50 U
F-Term (11)：
4M104AA01 ,  4M104AA03 ,  4M104BB01 ,  4M104BB02 ,  4M104CC01 ,  4M104DD79 ,  4M104DD83 ,  4M104FF01 ,  4M104FF28 ,  4M104GG09 ,  4M104GG18
Patent cited by the Patent：
Cited by applicant (7)
Show all
Cited by examiner (7)
Show all

Return to Previous Page

TOP

BOTTOM