Pat
J-GLOBAL ID：200903030372692504
時間A/D変換回路
Inventor：
,
Applicant, Patent owner：
Agent (1)：
碓氷 裕彦
Gazette classification：公開公報
Application number (International application number)：1991189832
Publication number (International publication number)：1993037378
Application date： Jul. 30, 1991
Publication date： Feb. 12, 1993
Summary：
【要約】【目的】 ゲートディレイを用いたパルス位相差符号化回路において、温度あるいは電源電圧変動に起因して遅延時間即ち時間分解能が変動しても精度よくパルス位相差を符号化する。【構成】 第1のパルス位相差符号化回路108aはパルスPA を入力後任意の遅れをもってパルスPB を入力する。一方、第2のパルス位相差符号化回路108bはパルスPA を入力後水晶発振子103にて保障される一定の時間後パルスPC を入力する。ここでパルス位相差符号化回路108a,bは、パルスPA を通過させる複数のゲートディレイを有しており、パルスPB あるいはPC の入力タイミングにおけるそのPA 通過位置に相当してパルス位相差を符号化するものである。回路108a,bの時間分解能は変動したとしても同じように変動するため、演算回路109にて、測定されるべきパルス位相差DABを安定したパルスPC に基づいてパルス位相差DACに対する相対比率としてあらわすことにより、出力DO は常に安定した値として得ることができる。
Claim (excerpt)：
第1のパルス信号を入力して該第1のパルス信号を複数の遅延素子を通過させるとともに、該第1のパルス信号に対して任意の時間だけ遅延した第2のパルス信号を入力して、その第2のパルス信号の入力タイミングにおける上記第1のパルス信号の上記複数ある遅延素子の通過位置を特定することにより、上記任意の時間を上記第1のパルス信号の通過した遅延素子の個数に基づいて符号化する第1のパルス位相差符号化手段と、上記第1のパルス信号を入力して該第1のパルス信号を上記第1のパルス位相差符号化手段と同構成とされた複数の遅延素子を通過させるとともに、該第1のパルス信号に対して一定の時間差をもって入力される基準パルス信号の入力タイミングにて、該第1のパルス信号の上記複数ある遅延素子における通過位置を特定し、上記一定の時間差を上記第1のパルス信号の通過した遅延素子の個数に基づいて符号化する第2のパルス位相差符号化手段と、上記第1のパルス位相差符号化手段によって符号化された上記任意の時間を上記第2のパルス位相差符号化手段によって符号化された上記一定の時間差に対する相対比率として出力する演算手段とを備えることを特徴とする時間A/D変換回路。
IPC (3)：
H03M 1/64
, G01S 7/48
, G04F 10/04
