Pat

J-GLOBAL ID：200903030427579346

シグモイド関数発生回路

Inventor： 稲田 洋文
Applicant, Patent owner： 住友金属工業株式会社
Agent (1)： 河野 登夫
Gazette classification：公開公報
Application number (International application number)：1996117928
Publication number (International publication number)：1997305687
Application date： May. 13, 1996
Publication date： Nov. 28, 1997
Summary：

【要約】【課題】 シグモイド関数を簡単な構成のアナログ回路で発生させる。【解決手段】 差動増幅回路100の2個のトランジスタQ1 ,Q2 の出力を電源電圧Vccからそれぞれ減算する2個のアナログ減算器201,202と、この2個のアナログ減算器の一方の減算結果を他方の減算結果で除算する第1のアナログ除算器203と、第1のアナログ除算器203の除算結果に所定電圧を加算するアナログ加算器204と、第1のアナログ除算器203の除算結果をアナログ加算器204の加算結果で除算する第2のアナログ除算器205とを設ける。

Claim (excerpt)：

ニューラルネットワークの仮想するノードへの入力を、2個のトランジスタの少なくとも一方のトランジスタの入力とする差動増幅器の前記両トランジスタの2つの出力からシグモイド関数を生成する回路であって、前記2個のトランジスタの電源電圧から前記両トランジスタの2つの出力をそれぞれ減算する2個のアナログ減算器と、該2個のアナログ減算器の一方の減算結果を他方の減算結果で除算する第1のアナログ除算器と、第1のアナログ除算器の除算結果に所定電圧を加算するアナログ加算器と、第1のアナログ除算器の除算結果を前記アナログ加算器の加算結果で除算する第2のアナログ除算器とを備えることを特徴とするシグモイド関数発生回路。

IPC (2)：

G06G 7/60 ,  G06F 15/18 520

FI (2)：

G06G 7/60 ,  G06F 15/18 520 A