Pat

J-GLOBAL ID：200903030453461825

半導体装置の製造システム及び製造方法

Inventor： 前田 俊二 ,  窪田 仁志
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1995179793
Publication number (International publication number)：1996068618
Application date： Dec. 23, 1988
Publication date： Mar. 12, 1996
Summary：

【要約】【目的】LSIウェハの製造工程において、ウエハ上に発生する欠陥を致命的な欠陥と致命的でない欠陥とに識別することにより、各処理装置の状態を的確に把握することができる半導体装置の製造システムを提供することにある。【構成】被処理基板を複数の工程で処理することにより半導体装置を製造する半導体装置の製造システムにおいて、複数の工程の内の所定の工程の間に設けられて被処理基板上の欠陥の発生状態を検出する欠陥検出手段と、この欠陥検出手段により得られる被処理基板上の欠陥の情報に基づいて工程における欠陥の種類及び発生位置を特定する欠陥判定手段とを備えるようにした。【効果】外観検査装置において検出した欠陥を自動で分類し、検出した異物の致命性を判定できるので、プロセス・設備の歩留り管理に大きく寄与することができ、LSIの生産を高い歩留りで安定に維持することが可能になる。

Claim (excerpt)：

被処理基板を複数の工程で処理することにより半導体装置を製造する半導体装置の製造システムにおいて、前記複数の工程の内の所定の工程の間に設けられて前記被処理基板上の欠陥の発生状態を検出する欠陥検出手段と、該欠陥検出手段により得られる前記被処理基板上の欠陥の情報に基づいて前記工程における前記欠陥の種類及び発生位置を特定する欠陥判定手段とを備えたことを特徴とする半導体装置の製造システム。

IPC (5)：

G01B 11/30 ,  G01N 21/88 ,  G06T 7/00 ,  G06T 1/00 ,  H01L 21/66

FI (2)：

G06F 15/62 405 A ,  G06F 15/64 D

Patent cited by the Patent：

Cited by examiner (4)

• 特開昭57-035315
  
• 特開昭63-014426
  
• 特開昭61-029712
  
• 特開昭61-207953