完全空乏、完全反転、垂直チャネル、短長及びデュアル・ゲート型CMOS電界効果トランジスタ

Inventor： , , ,
Applicant, Patent owner：
Agent (1)：社本一夫 (外5名)
Gazette classification：公開公報
Application number (International application number)：2000307442
Publication number (International publication number)：2001189453
Application date： Oct. 06, 2000
Publication date： Jul. 10, 2001
Summary：

【要約】【課題】 FETの完全空乏及び完全反転導電特性を、特別の技術を用いることなく、達成すること。【解決手段】長さの短い垂直方向のチャネル、デュアル・ゲート、CMOS型FETが、ショート・チャネル効果に対する改善された免疫性を獲得している。このFET(20)は、複数の垂直方向に伸長するチャネル・セグメント(40)と、これらのチャネル・セグメントの間に配置された複数の垂直方向に向けられたゲート・セグメントを有するゲート構造とを有している。FETを製造する方法は、複数のチャネル・セグメントを形成するステップと、チャネルの間の空間におけるサブトラクティブ法による酸化によってセグメントの幅を減少させるステップとを含む。

Claim (excerpt)：

デュアル・ゲート電界効果トランジスタ(FET)であって、ソース領域と、ドレイン領域と、前記ソース領域と前記ドレイン領域との間に縦方向に伸長する複数のチャネル・セグメントを含むチャネル構造であって、前記チャネル・セグメントは空間によって相互に横方向に分離されている、チャネル構造と、前記チャネル・セグメントの間の空間内にあるゲート構造と、を備えていることを特徴とするデュアル・ゲート電界効果トランジスタ。

IPC (3)：

H01L 29/78 , H01L 21/8238 , H01L 27/092

FI (5)：

H01L 29/78 301 H , H01L 27/08 321 C , H01L 27/08 321 D , H01L 29/78 301 G , H01L 29/78 301 V

Patent cited by the Patent：

Cited by examiner (12)

特開平3-245573
特開平3-245573
特開昭64-082672

Show all

Return to Previous Page