Pat

J-GLOBAL ID：200903030595129917

昇降圧チョッパ方式DC-DCコンバータ回路

Inventor： 石浜 和治
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 開口 宗昭
Gazette classification：公開公報
Application number (International application number)：1998230429
Publication number (International publication number)：2000060115
Application date： Aug. 17, 1998
Publication date： Feb. 25, 2000
Summary：

【要約】【課題】 本発明の課題は、昇降圧時における誤動作を防止しすると共に、余分な内部電流を防止することで安定動作を得ることができ、一つのコイルで広範囲な入力電圧に対応した昇降圧チョッパ方式DC-DCコンバータ回路を提供することである。【解決手段】 昇圧動作時に不必要となる降圧スイッチング素子2と、降圧動作時に不必要となる直列ダイオード4に並列に設けられたバイパス用FET10、11を有し、さらに出力電圧を分圧抵抗器16を介して分圧し降圧コントローラ9にフィードバックすることにより昇圧時と降圧時の許容出力電圧精度の範囲で昇圧時の出力電圧と降圧時の出力電圧に電位差を有してなる。

Claim (excerpt)：

直流電源電圧に対する出力電圧を降圧制御又は昇圧制御する昇降圧チョッパ方式DC-DCコンバータ回路において、直流電流の一方端に互いに直列接続された降圧スイッチング素子、コイル、直列ダイオードを有し、直流電源の他方端と前記降圧スイッチング素子、前記コイル、および前記直列ダイオードそれぞれの出力端との間に接続された転流ダイオード、昇圧スイッチング素子、平滑コンデンサを含み、前記昇圧スイッチング素子は昇圧コントローラに、前記降圧スイッチング素子は降圧コントローラにより時比率制御される構造を有し、さらに出力電圧を分圧し前記降圧コントローラにフィードバックさせることにより昇圧時と降圧時の許容出力電圧精度の範囲で昇圧時の出力電圧と降圧時の出力電圧に電位差が設けられたことを特徴とする昇降圧チョッパ方式DC-DCコンバータ回路。

F-Term (8)：

5H730AA14 ,  5H730BB13 ,  5H730BB14 ,  5H730BB57 ,  5H730DD04 ,  5H730FD01 ,  5H730FD11 ,  5H730FG05

Patent cited by the Patent：

Cited by examiner (1)

• DC/DCコンバータ
  Gazette classification：公開公報   Application number：特願平10-199647   Applicant：モトローラ株式会社