Pat
J-GLOBAL ID：200903030614545943

レーダ装置

Inventor：
吉子 尚志

About 吉子 尚志

, 
宮島 信一

About 宮島 信一


Applicant, Patent owner：
三菱電機株式会社

About 三菱電機株式会社


Agent (1)： 宮田 金雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1995130347
Publication number (International publication number)：1996327727
Application date： May. 29, 1995
Publication date： Dec. 13, 1996
Summary：
【要約】【目的】 A/D変換器のサンプリング間隔内における目標位置に関係無く、チャープパルス圧縮結果においてほぼ最大振幅が得られるレーダ装置を得ることを目的とする。【構成】 励振器3で発生された送信波に、パルス圧縮用変調器4で直線周波数変調を行い、アンテナ1より放射する。目標で反射された信号は、A/D変換器7でディジタルビデオ信号に変換される。この信号に対してFFT演算器9で高速フーリエ変換を行い、基準目標位置の異なる複数の参照関数格納メモリ毎に複素乗算器12にて複素乗算を行い、IFFT演算器14において高速逆フーリエ変換を行う。得られた結果に対して同一サンプリング位置毎に最大値検出器16において最大値検出を行う。
Claim (excerpt)：
特定方向の空間に送信波を放射し、反射波を受信するアンテナと、上記アンテナのビーム指向方向を制御するビーム制御器と、上記送信波を発生する励振器と、送信波に対してチャープパルス圧縮のための直線周波数変調を行うパルス圧縮用変調器と、上記アンテナへ送信部から送信信号を供給し、受信信号を受信部へ供給するサーキュレータと、受信信号を増幅・検波する受信器と、上記受信器から出力される信号をディジタルビデオ信号へ変換するA/D(Analog/Digital)変換器と、上記パルス圧縮用変調器のための送信パルスタイミングおよび上記A/D変換器のためのサンプリングタイミング等を発生するタイミング発生器と、上記A/D変換器から出力されるディジタルビデオ信号に対して高速フーリエ変換を行うFFT(Fast FourierTransform)演算器と、チャープパルス圧縮のための参照関数を格納する参照関数格納メモリをサンプリング間隔内における目標位置に対応して複数個持つ参照関数メモリ群と、上記FFT演算器から出力されるデータと上記参照関数格納メモリから入力されるデータを乗算する複素乗算器を、上記参照関数メモリ群の各参照関数格納メモリに対応して持つ複素乗算器群と、上記複素乗算器から出力されるデータに対して高速逆フーリエ変換を行うIFFT(Inverse Fast Fourier Transform)演算器を、上記複素乗算器群の各複素乗算器に対応して持つIFFT演算器群と、上記IFFT演算器群から出力されるデータから、各サンプリング位置毎に最大値検出を行う最大値検出器と、上記最大値検出器から出力されるデータから目標の距離検出を行う目標検出器と、上記目標検出器から出力される目標距離情報を表示する表示器と、上記ビーム制御器やタイミング発生器の設定を行うレーダ制御器を備えたことを特徴とするレーダ装置。
IPC (2)：
G01S 13/28 ,  G01S 7/32
FI (2)：
G01S 13/28 A ,  G01S 7/32 A
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM