Pat

J-GLOBAL ID：200903030632894815

半導体装置の製造方法

Inventor： 松谷 毅 ,  三浦 隆雄 ,  宮嶋 基守
Applicant, Patent owner： 富士通株式会社
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：1991339113
Publication number (International publication number)：1993175324
Application date： Dec. 20, 1991
Publication date： Jul. 13, 1993
Summary：

【要約】 (修正有)【目的】溝を形成する工程を含む半導体装置の製造方法に関し、溝を形成する際の半導体層のエッチングを円滑に行うことを目的とする。【構成】基板上に素子分離用の溝を形成する半導体装置の製造方法において、半導体層3の上にマスク層4を形成する工程と、前記マスク層4をパターニングして、素子形成領域Xの縁部に位置する素子分離領域Yよりも狭い開口部8を形成する工程と、パターニングされた前記マスク層4をマスクにして前記半導体層3をウェットエッチングし、溝11を形成する工程と、前記溝11において庇状に張り出した前記マスク層4の張出部4aを除去し、前記素子分離領域Yを開口する工程を含み構成する。

Claim (excerpt)：

基板上に素子分離用の溝を形成する半導体装置の製造方法において、半導体層(3)の上にマスク層(4)を形成する工程と、前記マスク層(4)をパターニングして、素子形成領域(X)の縁部に位置する素子分離領域(Y)よりも狭い開口部(8)を形成する工程と、パターニングされた前記マスク層(4)をマスクにして前記半導体層(3)をウェットエッチングし、溝(11)を形成する工程と、前記溝(11)において庇状に張り出した前記マスク層(4)の張出部(4a)を除去し、前記素子分離領域(Y)を開口する工程とを有することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/76 ,  H01L 21/306 ,  H01L 21/318 ,  H01L 21/316