Pat

J-GLOBAL ID：200903030745580329

半導体装置及び液晶表示装置

Inventor： 井上 俊輔 ,  小泉 徹 ,  須川 成利 ,  宮脇 守
Applicant, Patent owner： キヤノン株式会社
Agent (1)： 豊田 善雄 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992040496
Publication number (International publication number)：1993307189
Application date： Jan. 31, 1992
Publication date： Nov. 19, 1993
Summary：

【要約】【構成】 多孔質Si基体上にエピタキシャル成長させた単結晶Si薄膜を、従来よりも厚い膜厚のSiO2 を設けたSi基板に貼り合わせて得られたSi基板に形成した半導体装置。【効果】 PMOS及びNMOSトランジスタ下の絶縁層の膜厚を厚く制御したことにより、リーク電流を防止し、高電圧電源による高速駆動が可能となった。

Claim (excerpt)：

少なくとも単結晶Si領域を有して絶縁層上に形成された薄膜Si層内の該単結晶Si領域に形成されたNMOSトランジスタ及びPMOSトランジスタを有する半導体装置であって、該NMOSトランジスタ及びPMOSトランジスタの下地絶縁層厚TBOX 、低圧側電源電圧VSS、高圧側電源電圧VDDが、下記数式で示される関係TBOX >(VDD-VSS-K2 )/K1(但し、K1 ≡εBOX (QBN+QBP),K2 ≡2φFN+2φFP-1.03であり、εBOX は上記下地絶縁層の誘電率、QBN及びQBPは上記NMOS及びPMOSの空乏層が最大幅に達した時のバルク電荷、φFN及びφFPは上記NMOS及びPMOSのチャネルの擬フェルミポテンシャルである)を有していることを特徴とする半導体装置。

IPC (5)：

G02F 1/136 500 ,  H01L 21/208 ,  H01L 21/76 ,  H01L 27/092 ,  H01L 29/784

FI (2)：

H01L 27/08 321 M ,  H01L 29/78 311 C

Patent cited by the Patent：

Cited by examiner (5)

• 特開平3-119733
  
• 特開昭55-117982
  
• 特開昭63-114217
  
• 特開昭56-122246
  
• 特開昭60-010676