Pat
J-GLOBAL ID:200903030863957240

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 佐藤 一雄 (外3名)
Gazette classification:公開公報
Application number (International application number):1996314712
Publication number (International publication number):1998154670
Application date: Nov. 26, 1996
Publication date: Jun. 09, 1998
Summary:
【要約】【課題】 半導体ウェーハにダイシングを行うと、ダイシングライン上のメタルパターンの端部が捲れ上がって、インナリードやボンディングワイヤと接触し、電気的不具合を起こしていた。【解決手段】 半導体ウェーハ11上にメタルパターン12、13を形成し、表面全体に表面保護膜14を堆積し、メタルパターン12、13のうち少なくともダイシングライン上のもの12の表面が露出するように表面保護膜14をパターニングし、表面全体にバリアメタル15を堆積し、バリアメタル15のうちダイシングライン上のものと、メタルパターン12、13のうちダイシングライン上のもの12とを同時にエッチングにより除去し、メタルパターン12が除去されたダイシングラインに沿って、半導体ウェーハ11にダイシングを行うことで、ダイシングにより捲れ上がったメタルパターンの端部がインナリードやボンディングワイヤと接触して不良を起こすことを防止する。
Claim (excerpt):
半導体ウェーハの表面上にメタルパターンを形成する工程と、前記メタルパターンのうち、ダイシングライン上に位置するものを、ダイシングを行う前に除去する工程と、を備えることを特徴とする半導体装置の製造方法。
IPC (2):
H01L 21/301 ,  H01L 21/3205
FI (2):
H01L 21/78 L ,  H01L 21/88 Z
Patent cited by the Patent:
Cited by examiner (7)
Show all

Return to Previous Page