Pat

J-GLOBAL ID：200903030926963360

マトリクス表示装置

Inventor： アラン アイ カールソン
Applicant, Patent owner： フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Agent (1)： 杉村 暁秀 (外5名)
Gazette classification：公開公報
Application number (International application number)：1993306546
Publication number (International publication number)：1994214210
Application date： Dec. 07, 1993
Publication date： Aug. 05, 1994
Summary：

【要約】【目的】 マトリクス配置の画素を行及び列アドレス導体によりアドレスするアドレス回路を具えたマトリクス表示装置の歩どまりを向上させることにある。【構成】 アドレス回路は各別のバッファ装置B1 〜BM を経て順次の行アドレス導体LR1 〜LRM に結合された順次の段S1 〜SM を有するシフトレジスタを具えている。シフトレジスタ内のタイミングパルスの伝搬を阻止する欠陥を修復するために、複数のスペアシフトレジスタ段Sx をシフトレジスタの長さに沿って分布させる。これらスペアシフトレジスタ段を、行アドレス導体から絶縁されてこれら導体と交差する1対の修復導体X1 ,X2 を介して、欠陥シフトレジスタ段の代わりに接続することができる。スペアバッファ装置を同様に設ける。

Claim (excerpt)：

多数の画素と、互いに絶縁された行及び列アドレス導体であってこれら導体の交点において前記画素の各々に電気的に結合された行及び列アドレス導体のアレーと、前記行及び列アドレス導体をアドレスして表示すべき画像を表わす各別の信号を画素に選択的に供給するアドレス手段とを具えたマトリクス表示装置において、前記行及び列アドレス導体をアドレスする手段は、複数の前記アドレス導体に対し、少なくとも、a.前記アドレス導体にそれぞれ結合された出力端子を有する複数の段を有するシフトレジスタを含むアドレス回路と、b.前記複数のアドレス導体の予め決めた導体と交差する第1及び第2修復導体と、c.少なくとも1つのスペアシフトレジスタ段と、d.少なくとも1つのスペアシフトレジスタ段の入力端子を第1修復導体を介してシフトレジスタ内の選択した一段の出力端子に電気的に接続すると共にこのスペアシフトレジスタ段の出力端子を第2修復導体を介してシフトレジスタ内の選択した他の一段の入力端子に電気的に接続する接続手段と、を具えていることを特徴とするマトリクス表示装置。

IPC (2)：

G02F 1/133 505 ,  G09G 3/36