Pat
J-GLOBAL ID:200903030965275870
半導体装置の製造方法
Inventor:
,
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):2001244237
Publication number (International publication number):2002151523
Application date: Aug. 10, 2001
Publication date: May. 24, 2002
Summary:
【要約】【課題】 半導体装置に於けるLDD構造とGOLD構造の形成は、従来、ゲート電極をマスクにセルフアラインで形成しているが、ゲート電極が2層構造となる場合が多く、成膜工程とエッチング工程が複雑になる。またドライエッチング等のプロセスのみでLDD構造及びGOLD構造の形成を行っている為、トランジスタ構造が全て同一構造となり、回路毎にLDD構造とGOLD構造及びシングルドレイン構造を別々に形成することが困難である。【解決手段】 回折格子パターン或いは半透膜から成る光強度低減機能を有する補助パターンを設置したフォトマスク或いはレチクルをゲート電極形成用フォトリソグラフィ工程に適用することにより、ドライエッチング及びイオン注入工程を通し、回路毎にGOLD構造及びLDD構造及びシングルドレイン構造のトランジスタを簡単に形成することができることを特徴としている。
Claim (excerpt):
半導体層上に絶縁膜を介して導電膜を形成する第1の工程と、前記導電膜上に、回折格子パターンを有するフォトマスク又はレチクルを使用して中央部より端部に膜厚の薄い領域を有するレジストパターンを形成する第2の工程と、エッチングを行って、中央部より端部に膜厚の薄い領域を有するゲート電極を形成する第3の工程と、前記ゲート電極をマスクとして前記半導体層に不純物元素を注入して、前記ゲート電極の外側の第1の不純物領域と、前記ゲート電極の膜厚の薄い領域と重なる第2の不純物領域とを形成する第4の工程と、を有することを特徴とする半導体装置の製造方法。
IPC (7):
H01L 21/336
, G03F 1/08
, G03F 7/20 501
, H01L 21/027
, H01L 21/28
, H01L 29/78
, H01L 29/786
FI (9):
G03F 1/08 G
, G03F 7/20 501
, H01L 21/28 D
, H01L 29/78 616 A
, H01L 29/78 617 K
, H01L 29/78 301 L
, H01L 29/78 301 G
, H01L 21/30 502 P
, H01L 21/30 502 G
F-Term (91):
2H095BB02
, 2H095BC09
, 2H097BB01
, 2H097JA02
, 2H097JA03
, 2H097LA12
, 2H097LA13
, 4M104AA09
, 4M104BB32
, 4M104CC05
, 4M104DD37
, 4M104DD65
, 4M104DD71
, 4M104DD91
, 4M104FF08
, 4M104GG20
, 4M104HH20
, 5F046AA25
, 5F110AA16
, 5F110BB02
, 5F110BB04
, 5F110CC02
, 5F110DD02
, 5F110DD03
, 5F110DD15
, 5F110DD17
, 5F110EE01
, 5F110EE22
, 5F110EE23
, 5F110EE28
, 5F110EE44
, 5F110FF04
, 5F110FF12
, 5F110FF30
, 5F110GG02
, 5F110GG13
, 5F110GG25
, 5F110GG32
, 5F110GG45
, 5F110HJ01
, 5F110HJ04
, 5F110HJ13
, 5F110HJ23
, 5F110HL04
, 5F110HL06
, 5F110HL07
, 5F110HL11
, 5F110HL12
, 5F110HM15
, 5F110NN03
, 5F110NN04
, 5F110NN22
, 5F110NN27
, 5F110NN35
, 5F110NN73
, 5F110NN78
, 5F110PP01
, 5F110PP03
, 5F110PP10
, 5F110PP29
, 5F110PP34
, 5F110PP35
, 5F110QQ02
, 5F110QQ04
, 5F110QQ11
, 5F110QQ24
, 5F110QQ28
, 5F140AA40
, 5F140BA01
, 5F140BB15
, 5F140BD09
, 5F140BE10
, 5F140BF01
, 5F140BF10
, 5F140BF42
, 5F140BG30
, 5F140BG38
, 5F140BH15
, 5F140BJ07
, 5F140BJ11
, 5F140BJ16
, 5F140BK01
, 5F140BK02
, 5F140BK03
, 5F140BK06
, 5F140BK13
, 5F140CC01
, 5F140CC09
, 5F140CC10
, 5F140CC13
, 5F140CE13
Patent cited by the Patent:
Cited by examiner (2)
-
特開平2-156624
-
薄膜トランジスタ-基板及びその製造方法
Gazette classification:公開公報
Application number:特願平11-330594
Applicant:三星電子株式会社
Return to Previous Page