Pat
J-GLOBAL ID：200903031022604080
データアクセス方法
Inventor：
Applicant, Patent owner：
Agent (1)：
磯村 雅俊
Gazette classification：公開公報
Application number (International application number)：1993057057
Publication number (International publication number)：1994266621
Application date： Mar. 17, 1993
Publication date： Sep. 22, 1994
Summary：
【要約】 (修正有)【目的】 設定した排他制御情報に矛盾するアクセスおよび排他制御情報の設定/解除の指示をキャッシュメモリで検出し、データへのアクセスの高信頼化をはかる。【構成】 複数のエントリからなるキャッシュメモリ2は処理ユニット1に矛盾したアクセスをした旨の通知手段を、各エントリにはメインメモリ4のブロック内容および格納しているブロックに対する排他制御情報を格納する手段をもち、処理ユニット1は、その排他制御情報を設定/解除する手段をもつ。処理ユニット1がメインメモリ4のブロックにアクセスする際、それが出力するアクセス種別と当該エントリに格納しているブロックに対する排他制御情報とが予め定められた組み合わせである場合、キャッシュメモリ2は矛盾したアクセスを行なった旨を処理ユニット1に通知する。
Claim (excerpt)：
処理ユニット、複数のエントリからなるキャッシュメモリ、および複数のブロックに分割されたアドレス空間を有するメインメモリで構成される情報処理装置のデータアクセス方法において、上記キャッシュメモリのエントリには、メインメモリのブロックの内容、該エントリに格納しているブロックに対する排他制御情報を格納しておき、上記処理ユニットがメインメモリのブロックにアクセスする際、該処理ユニットが出力しているアドレスで指定されるブロックを格納するエントリがキャッシュメモリに存在し、該処理ユニットが出力するアクセス種別と当該エントリに格納しているブロックに対する排他制御情報とが予め定められた組み合わせである場合、キャッシュメモリは、矛盾したアクセスを行なった旨をアクセス元の処理ユニットに通知することを特徴とするデータアクセス方法。
IPC (2)：
G06F 12/08 310
, G06F 12/08
