Pat

J-GLOBAL ID：200903031046737634

半導体記憶装置

Inventor： 瀬 川 裕 一
Applicant, Patent owner： 川崎製鉄株式会社
Agent (1)： 渡辺 望稔 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996200374
Publication number (International publication number)：1998050058
Application date： Jul. 30, 1996
Publication date： Feb. 20, 1998
Summary：

【要約】【課題】3トランジスタ型のDRAMの動作性能を向上させることができる半導体記憶装置を提供すること。【解決手段】ライトビット線とリードビット線との間に、メモリセルの情報に応じた電位差を発生させるダミーセルと、ライトビット線とリードビット線との間に発生される電位差を増幅してラッチするラッチ型センスアンプとを備え、メモリセルの情報を読み出す際に、ラッチ型センスアンプによって増幅されたメモリセルの情報を、リードビット線を介して読み出すとともに、ライトビット線を介してメモリセルに書き込んでメモリセルの情報をリフレッシュすることにより、上記課題を解決する。

Claim (excerpt)：

ライトビット線およびリードビット線を介して、1ビットの情報の書き込みおよび読み出しが行われる、3つのトランジスタからなるダイナミック型のメモリセルをアレイ状に配列してなる半導体記憶装置であって、さらに、前記ライトビット線と前記リードビット線との間に、前記メモリセルの情報に応じた電位差を発生させるダミーセルと、前記ライトビット線と前記リードビット線との間に発生される電位差を増幅してラッチするラッチ型センスアンプとを備え、前記メモリセルの情報を読み出す際に、前記ラッチ型センスアンプによって増幅されたメモリセルの情報を、前記リードビット線を介して読み出すとともに、前記ライトビット線を介して前記メモリセルに書き込んで前記メモリセルの情報をリフレッシュすることを特徴とする半導体記憶装置。

IPC (2)：

G11C 11/405 ,  G11C 11/401

FI (2)：

G11C 11/34 352 B ,  G11C 11/34 362 G