Pat
J-GLOBAL ID：200903031055215233
半導体装置の製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992189382
Publication number (International publication number)：1994037327
Application date： Jul. 16, 1992
Publication date： Feb. 10, 1994
Summary：
【要約】【目的】 複数の導電層と複数の絶縁層との多層構造を、同一のマスクを用いて精度よくパターニングする。【構成】 半導体基板上に第1絶縁層、第1導電層、第2絶縁層、第2導電層および第3絶縁層を順に形成する。そして、第3絶縁層上に第1マスク層を形成する。この第1マスク層上に、第1マスク層と材質の異なる第2マスク層を形成する。そして、第1マスク層および第2マスク層をマスクとして用いて、第3絶縁層、第2導電層、第2絶縁層、第1導電層および第1絶縁層を順にエッチングする。
Claim (excerpt)：
半導体基板上に第1絶縁層、第1導電層、第2絶縁層、第2導電層および第3絶縁層を順に形成する工程と、前記第3絶縁層上に第1マスク層を形成する工程と、前記第1マスク層上に前記第1マスク層と材質の異なる第2マスク層を形成する工程と、前記第1マスク層および第2マスク層をマスクとして用いて、前記第3絶縁層、前記第2導電層、前記第2絶縁層、前記第1導電層および前記第1絶縁層を順にエッチングする工程と、を備えた半導体装置の製造方法。
IPC (3)：
H01L 29/788
, H01L 29/792
, H01L 27/115
H01L 29/78 371
, H01L 27/10 434
