Pat
J-GLOBAL ID：200903031110832930

SOI型半導体装置およびその製造方法

Inventor：
向井 幹雄

About 向井 幹雄


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Gazette classification：公開公報
Application number (International application number)：1996226284
Publication number (International publication number)：1998070139
Application date： Aug. 28, 1996
Publication date： Mar. 10, 1998
Summary：
【要約】【課題】 FETの動作時に発生する熱の放熱性を良くしたSOI型半導体装置およびその製造方法を提供する。【解決手段】 第1の半導体基板11表面に凸部11aを形成し、この凸部11aのMESFET部10にソース・ドレイン層25、第1のゲート電極43を形成し、CVD酸化膜27aとポリシリコン膜27bより成る貼り合わせ膜27を形成し、このポリシリコン膜27b表面を平坦化した後、第2の半導体基板14を貼り合わせ、その後第1の半導体基板11の凸部11aのみを残して第1の半導体基板11を研磨して除去し、ゲート電極接続部の開口を形成し、第2のゲート電極44を形成する。【効果】 高速で、安定動作をするSOI型半導体装置の作製が可能となる。
Claim (excerpt)：
FETを含むSOI型半導体装置において、前記FETをMESFET構成とし、前記MESFETのゲート電極は、少なくともSOI層の上面および下面でショットキー接合構成としたことを特徴とするSOI型半導体装置。
IPC (3)：
H01L 21/338 ,  H01L 29/812 ,  H01L 27/12
FI (2)：
H01L 29/80 F ,  H01L 27/12 B
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM