Pat

J-GLOBAL ID：200903031150900431

半導体装置及びその製造方法

Inventor： 吉 富 崇
Applicant, Patent owner： 株式会社東芝
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1998206592
Publication number (International publication number)：2000040791
Application date： Jul. 22, 1998
Publication date： Feb. 08, 2000
Summary：

【要約】【課題】 アナログ回路にMOSトランジスタを用いる装置において、MOSトランジスタの閾値電圧の変動を防止し特定を安定させることが可能な半導体装置及びその製造方法を提供する。【解決手段】 従来はゲート電極を形成するときのエッチング時間を短縮するため、膜厚が例えば255nm程度であったが、ソース、ドレインを形成するためにゲート電極をマスクとして不純物をイオン注入すると半導体基板の表面まで貫通して閾値電圧を変動させていた。そこで、ゲート電極17の膜厚を例えば320nm以上、好ましくは340nm以上というように厚くすることで、不純物の基板への貫通を防止し、閾値電圧の変動を抑制することができる。

Claim (excerpt)：

同ー基板にMOSトランジスタとキャパシタとが形成された半導体装置において、前記MOSトランジスタのゲート電極の厚さが320nm以上であることを特徴とする半導体装置。

IPC (5)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 29/78

FI (3)：

H01L 27/04 A ,  H01L 27/08 102 C ,  H01L 29/78 301 G

F-Term (42)：

5F038AC05 ,  5F038AC14 ,  5F038AR06 ,  5F038AR09 ,  5F038AR10 ,  5F038AR26 ,  5F038DF12 ,  5F038EZ13 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ20 ,  5F040DA06 ,  5F040DA07 ,  5F040DB03 ,  5F040DB09 ,  5F040DB10 ,  5F040DC01 ,  5F040EC01 ,  5F040EC07 ,  5F040EE05 ,  5F040EF02 ,  5F040EH02 ,  5F040EK01 ,  5F040FB02 ,  5F040FB04 ,  5F048AA07 ,  5F048AA09 ,  5F048AC03 ,  5F048AC10 ,  5F048BA01 ,  5F048BB05 ,  5F048BB08 ,  5F048BB11 ,  5F048BB16 ,  5F048BC06 ,  5F048BD04 ,  5F048BD05 ,  5F048BE03 ,  5F048BF06 ,  5F048BF16 ,  5F048DA18 ,  5F048DA27