Pat
J-GLOBAL ID：200903031242661360
半導体装置およびその作製方法
Inventor：
,
,
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：1997273444
Publication number (International publication number)：1999097702
Application date： Sep. 19, 1997
Publication date： Apr. 09, 1999
Summary：
【要約】【課題】 補助容量の劣化を抑制し、且つ、回路設計の自由度を向上させるための構成を提供する。【解決手段】 TFTのチャネル形成領域17にはしきい値電圧を制御するための不純物元素が添加され、補助容量の下部電極18には意図的に当該不純物元素が添加されない。こうすることで補助容量の上部電極13に印加する電圧を低減することができ、補助容量の耐圧不良による劣化を防ぐことができる。また、補助容量用の電源と他の回路の電源との共用が容易となり、回路設計の自由度を広げることができる。
Claim (excerpt)：
画素マトリクス回路を構成する複数の画素のそれぞれに、少なくとも一つのTFTと、一対の電極間に誘電体を挟持してなる補助容量と、を有する半導体装置であって、前記TFTのソース領域、チャネル形成領域及びドレイン領域と、前記補助容量を構成する一方の電極とは、共通の半導体膜から構成され、前記TFTのゲイト電極と前記補助容量を構成する他方の電極とは、共通の導電性膜から構成され、前記ソース領域、チャネル形成領域及びドレイン領域のみにしきい値電圧を制御するための不純物元素が添加されていることを特徴とする半導体装置。
FI (4)：
H01L 29/78 616 V
, H01L 29/78 612 C
, H01L 29/78 616 S
, H01L 29/78 618 F
