Pat

J-GLOBAL ID：200903031272412322

半導体素子搭載用回路基板とその半導体素子との接続方法

Inventor： 船矢 琢央 ,  松井 孝二
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 若林 忠
Gazette classification：公開公報
Application number (International application number)：1997135348
Publication number (International publication number)：1998326798
Application date： May. 26, 1997
Publication date： Dec. 08, 1998
Summary：

【要約】【課題】 回路基板にのみ接続前に処理を行い、信頼性が優れた半導体装置と回路基板との接続方法と接続前処理を行った回路基板の実装体を提供すること。【解決手段】 回路基板1の電極パット部分2を形成し、感光性および熱硬化性を有する封止樹脂を塗布した後、露光現象によりパターン作成した封止樹脂層を設けた回路基板構造、及びその回路基板のバンプ4とベアの半導体チップ6の電極8との熱圧着による接続が、半導体チップと回路基板の隙間の接着と封止を同時に行う。

Claim (excerpt)：

電極パッド上にバンプ形成後、感光性および熱硬化性を有する封止樹脂を塗布、乾燥し露光・現像によりパターン化された封止樹脂層を設けていることを特徴とするバンプ付き回路基板。

IPC (2)：

H01L 21/56 ,  H01L 21/60 311

FI (2)：

H01L 21/56 E ,  H01L 21/60 311 S

Patent cited by the Patent：

Cited by examiner (3)

• 特開平4-058542
  
• 特開平2-256252
  
• 特開昭61-058248