Pat
J-GLOBAL ID：200903031350693155

データ中継処理装置及び方法

Inventor：
大道 文雄

About 大道 文雄

, 
井上 徹

About 井上 徹


Applicant, Patent owner：
住友電気工業株式会社

About 住友電気工業株式会社


Agent (2)： 稲岡 耕作 ,  川崎 実夫
Gazette classification：公開公報
Application number (International application number)：2007296887
Publication number (International publication number)：2009124488
Application date： Nov. 15, 2007
Publication date： Jun. 04, 2009
Summary：
【課題】データ中継処理装置において、大容量メモリを使う場合と使わない場合とを切り分けて、効率的に中継する。【解決手段】入力したフレームを記憶するライトバッファ24と、出力するフレームを記憶するリードバッファ26と、ライトバッファ24に記憶されたフレームが転送され記憶されるとともに、記憶しているフレームがリードバッファ26に転送される外部SDRAM22と、ライトバッファ24に記憶された受信フレームを、外部SDRAM22に転送し又はリードバッファ26に直接転送するための制御を行い、外部SDRAM22に記憶されているフレームを、リードバッファ26に転送するための制御を行うSDRAMコントローラ28とを有する。【選択図】図1
Claim (excerpt)：
ネットワークに設置され、ネットワーク上を伝送するフレームを中継するためのデータ中継処理装置であって、 入力したフレームを記憶する第1のバッファメモリと、 出力するフレームを記憶する第2のバッファメモリと、 第1のバッファメモリに記憶されたフレームが転送され記憶されるとともに、記憶しているフレームが第2のバッファメモリに転送される第3のメモリと、 第1のバッファメモリに記憶されたフレームを、第3のメモリに転送し又は第2のバッファメモリに転送するための制御を行い、第3のメモリに記憶されているフレームを、第2のバッファメモリに転送するための制御を行うメモリ制御部とを有し、 メモリ制御部は、第3のメモリにフレームが記憶されていない場合、第2のバッファメモリが満杯でなければ、第1のバッファメモリに記憶されるフレームを第2のバッファメモリに転送し、第2のバッファメモリが満杯であれば、第1のバッファメモリに記憶されるフレームを第3のメモリに転送する制御を行い、 メモリ制御部は、第3のメモリにフレームが記憶されている場合、第1のバッファメモリに記憶されるフレームを第3のメモリに転送し、第2のバッファメモリの空き容量があるとき、第3のメモリから第2のバッファメモリにフレームを転送する制御を行うことを特徴とするデータ中継処理装置。
IPC (2)：
H04L 12/56 ,  H04L 13/08
FI (2)：
H04L12/56 Z ,  H04L13/08
F-Term (17)：
5K030GA02 ,  5K030HA08 ,  5K030HD03 ,  5K030KA03 ,  5K030KA11 ,  5K030KX11 ,  5K030MA13 ,  5K030MB15 ,  5K034AA03 ,  5K034DD01 ,  5K034EE11 ,  5K034FF11 ,  5K034GG03 ,  5K034HH01 ,  5K034HH02 ,  5K034HH25 ,  5K034HH48
Patent cited by the Patent：
Cited by applicant (1)
  • ネットワーク機器
    Gazette classification：公開公報   Application number：特願2004-143984   Applicant：富士通株式会社
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM