Pat
J-GLOBAL ID:200903031359938622
電界効果トランジスタモデルの設計方法
Inventor:
Applicant, Patent owner:
Agent (1):
外川 英明
Gazette classification:公開公報
Application number (International application number):1999053507
Publication number (International publication number):2000250958
Application date: Mar. 02, 1999
Publication date: Sep. 14, 2000
Summary:
【要約】【課題】 高精度のMMIC用回路シミュレーションを実現する。【解決手段】 電界効果トランジスタの等価回路モデルに含まれるRF出力抵抗をゲート電圧の関数とすることによって、電力負荷効率のシミュレーション精度が高まり、従来より高精度の大信号モデルを提供できるため、精度の良い回路シミュレーションが可能となって設計効率が向上する。
Claim (excerpt):
高周波集積回路として用いられる電界効果トランジスタモデルの設計方法において、RF出力を表すための時定数を示す容量とRF出力抵抗を直列接続する回路を、ドレイン・ソース間に接続し、そのRF出力抵抗がFETのゲート電圧により変化することを特徴とする電界効果トランジスタモデルの設計方法。
IPC (4):
G06F 17/50
, G01R 31/28
, H01L 29/00
, H01L 29/80
FI (5):
G06F 15/60 662 G
, H01L 29/00
, G01R 31/28 F
, G06F 15/60 664 K
, H01L 29/80 Z
F-Term (12):
2G032AA10
, 2G032AC09
, 5B046AA08
, 5B046BA03
, 5B046JA04
, 5F102GD01
, 5F102GJ05
, 9A001BB05
, 9A001HH32
, 9A001JJ50
, 9A001KK37
, 9A001KK54
Return to Previous Page