Pat

J-GLOBAL ID：200903031432222711

ゲート・ドレインオーバーラツプを有する絶縁型ゲート電界効果トランジスタ及びその製造方法

Inventor： フ-タイ リオウ ,  フランク アール. ブライアント
Applicant, Patent owner： エスジーエス-トムソン・マイクロエレクトロニクス・インコーポレイテツド
Agent (1)： 小橋 一男 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992068324
Publication number (International publication number)：1993102470
Application date： Mar. 26, 1992
Publication date： Apr. 23, 1993
Summary：

【要約】 (修正有)【目的】シリサイド間隔が傾斜接合領域の寸法とは独立的に最適化させることが可能で、シリサイド被覆を有するオーバーラッピング型ゲートトランジスタ及びその製造方法を提供する。【構成】金属シリサイド層を、ポリシリコンを著しくエッチングすることのないエッチャントでエッチングして、ゲート電極の上側部分10を画定する。次いで、上側ゲート電極部分をマスクとして使用して、ポリシリコン層を介して、軽度にドープしソース/ドレイン延長部13に注入する。ゲート電極の上側部分の側部上に側壁スペーサ12を形成し、且つ該スペーサをマスクとして使用してポリシリコン8をエッチングし、反転型Tゲート構成体を画定する。又LDD領域に対してソース/ドレイン注入の位置を画定するために第一側壁膜を使用し、シリサイド形成を該ゲートから離隔させるために第二側壁スペーサを使用し、傾斜接合の寸法をシリサイド化反応とは独立的に画定する。

Claim (excerpt)：

絶縁ゲート電界効果トランジスタの製造方法において、半導体表面の第一導電型の活性領域上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に下側ゲート層を形成し、前記ゲート層上に上側ゲート層を形成し、尚前記上側ゲート層は前記下側ゲート層と異なった物質から形成し、前記下側ゲート層の物質を除去する速度よりも一層速い速度で前記上側ゲート層の物質を除去するエッチャントで前記上側ゲート層の選択した部分を除去して選択した位置において前記上側ゲート層物質からなる上側ゲート電極を与え、前記上側ゲート電極によりマスクされているが前記下側ゲート層によってマスクされていない態様で第二導電型のドーパントを注入し、前記上側ゲート電極の側部上に側壁スペーサを形成し、前記側壁スペーサの下側以外の前記下側ゲート層の部分を除去して前記上側ゲート電極の下側及び前記側壁スペーサの下側に配設して前記上側ゲート電極と接触した下側ゲート電極を与える、上記各ステップを有することを特徴とする方法。

IPC (3)：

H01L 29/784 ,  H01L 21/265 ,  H01L 21/336

FI (4)：

H01L 29/78 301 G ,  H01L 21/265 G ,  H01L 21/265 L ,  H01L 29/78 301 L