Pat
J-GLOBAL ID：200903031558895290
液晶表示装置
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1991232918
Publication number (International publication number)：1993072995
Application date： Sep. 12, 1991
Publication date： Mar. 26, 1993
Summary：
【要約】【目的】本発明は、装置の大型化や複雑化を招くこと無くスイッチングノイズを除去できる液晶表示装置を提供することを目的とする。【構成】画素電極にソ-スが接続れた薄膜トランジスタT11と、薄膜トランジスタT11を制御するゲ-ト線G1 及びデ-タ線D1 と、低電源電位VCSL に繋がったゲ-ト線間に設けれたバスラインB1 と、バスラインB1 と液晶層LC11との間に設けれた蓄積容量体CS11 と、共通ドレインが蓄積容量体CS11 に接続され且つ抵抗体R1 を介して高電源電位VCSH に接続され、共通ソ-スが低電源電位VCSL に繋がれ、2つのゲ-トが各々バスラインB1 に隣接したゲ-ト線G1 ,G2 に接続されたバスラインB1 に設けられた並列接続の薄膜トランジスタT1a,T1bと、バスラインB1 に接続され且つ高電源電位VCSH に繋がった抵抗体R1 とを備えたことを特徴とする液晶表示装置。
Claim (excerpt)：
マトリクス配列された画素電極の電位により液晶の配向が制御される液晶層と、 前記画素電極にソ-スが接続されたスイッチング素子としての薄膜トランジスタと、同一行の前記薄膜トランジスタのゲ-トに接続されたゲ-ト線と、同一列の前記薄膜トランジスタのドレインに接続されたデ-タ線と、ゲ-ト線間に設けられ且つ低電位電源に繋がったバスラインと、このバスラインと前記画素電極との間に設けられた蓄積容量体と、前記バスラインに設けられ、共通ソ-スが前記低電位電源に繋がれ、共通ドレインが前記蓄積容量体に接続され、2つのゲ-トがそれぞれ前記バスラインに隣接したゲ-ト線に接続された並列接続された薄膜トランジスタと、一端がこの薄膜トランジスタの共通ドレインに接続され、他端が高電位電源に繋がった抵抗体とを有することを特徴とする液晶表示装置。
IPC (2)：
G09G 3/36
, G02F 1/136 500
