Pat
J-GLOBAL ID：200903031599077020
不揮発性記憶装置およびその駆動方法、ならびに製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
稲岡 耕作 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992324483
Publication number (International publication number)：1994177393
Application date： Dec. 03, 1992
Publication date： Jun. 24, 1994
Summary：
【要約】【目的】書換回数を向上でき、信頼性のよい不揮発性メモリを提供する。【構成】P型シリコン基板11上に、仮想グランドアレイをもってマトリクス状に配列形成されるメモリトランジスタMTr において、不純物拡散層13間で挟まれるように生じるチャネル領域14の、ドレイン領域13b 側の予め定める領域上にのみトンネル酸化膜16を形成し、残りの領域上にトンネル酸化膜16よりも厚いゲート酸化膜15を形成した。トンネル酸化膜16およびゲート酸化膜15上にトラップ窒化膜17、ブロック酸化膜18およびゲート19を順次形成した。【効果】ゲート-基板間に負のバイアスをかけると、トンネル酸化膜直下のチャネル領域のみに基板からゲートに向かってFNトンネル電流が生じ、このFNトンネル電流によりホールがドレイン領域側のトラップ窒化膜に注入される。
Claim (excerpt)：
予め定める第1の導電型式をした単一の半導体基板上に、電荷を注入したり、取り出すことで情報の記憶を行う複数の不揮発性記憶素子が、行方向および列方向に沿ってマトリクス状に配列形成されている不揮発性記憶装置であって、上記半導体基板の表面層において、列方向に配列された不揮発性記憶素子に沿って厚く形成された複数のLOCOS絶縁膜、上記各LOCOS絶縁膜直下において、列方向に沿って形成され、行方向に隣接する各不揮発性記憶素子同士のソース領域およびドレイン領域となり、かつ列方向に延びるビットラインとなっている、上記第1の導電型式とは反対の第2の導電型式をした複数の埋め込み不純物拡散層、隣合う上記各埋め込み不純物拡散層で挟まれるようにそれぞれ生じるチャネル領域の、ドレイン領域側の予め定める領域を除く領域上に形成された相対的に厚いゲート絶縁膜、上記各チャネル領域の、ドレイン領域側の予め定める領域上に形成され、各チャネル領域で発生する電荷を通過させる、ゲート絶縁膜よりも相対的に薄いトンネル絶縁膜、上記各ゲート絶縁膜およびトンネル絶縁膜上に形成され、トンネル絶縁膜を通過してきた電荷を蓄積する電荷蓄積層、ならびに上記電荷蓄積層上において、行方向に沿って形成され、行方向に配列された各不揮発性記憶素子同士に共有されワードラインとなっているゲートを含むことを特徴とする不揮発性記憶装置。
IPC (7)：
H01L 29/788
, H01L 29/792
, G11B 5/02
, G11B 5/024
, G11C 17/00
, H01L 21/318
, H01L 27/115
H01L 29/78 371
, H01L 27/10 434
