Pat

J-GLOBAL ID：200903031619867031

疑似基板構造体及びその製造方法

Inventor： ブルース・エー・エク ,  サブラマニアン・スリカンテスワラ・アイヤー ,  フィリップ・ミカエル・ピットナー ,  アドリアン・アール・パウエル ,  マヌ・ジャンナダ・テジワニ
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレイション
Agent (1)： 合田 潔 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994246426
Publication number (International publication number)：1995169926
Application date： Oct. 12, 1994
Publication date： Jul. 04, 1995
Summary：

【要約】 (修正有)【目的】引張りひずみの欠陥のない半導体層を提供する。【構成】絶縁体上のシリコンは、充分に緩衝されたSiGe18バッファ層の成長のために基板として使用される。新しい応力軽減機構が働き、SiGe層中で一連の転位が発生することなくSiGe層は緩衝する。これは、表面的なシリコンの厚みのSOI基板上にSiGeを付着することによって達成される。まず初めに、シリコン層中に引張りひずみを作り出すことによって、SiGe層中の引張りひずみは、薄いシリコン層14の引張りひずみと等しくなる。その薄いシリコン層中に形成される応力は、アニール中に塑性変形により緩衝される。転位が生じ、薄いシリコン層中にてすべるので、一連の転位は、それより上のSiGe物質中には生じない。ヘテロ構造のための引張りひずみシリコン層20は、SiGe物質上に形成される。

Claim (excerpt)：

第一の支持層と、上記支持層上に位置し、上記支持層との間で、界面を画定する第一の結晶層と、上記第一の結晶層上に位置し、上記第一の結晶層とは異なる格子定数を持つ第二の半導体層とを含み、上記支持層のフロー及び、上記界面でのすべりのうち少なくとも一方の結果、上記第一の結晶層と上記第二の半導体層において上記支持層が応力の軽減を可能とすることを特徴とする疑似基板構造体。

IPC (4)：

H01L 27/12 ,  H01L 21/02 ,  H01L 21/20 ,  H01L 21/324