Pat

J-GLOBAL ID：200903031631080616

圧電/電歪膜型素子

Inventor： 武内 幸久 ,  木村 浩二
Applicant, Patent owner： 日本碍子株式会社
Agent (1)： 中島 三千雄 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992091849
Publication number (International publication number)：1993267742
Application date： Mar. 17, 1992
Publication date： Oct. 15, 1993
Summary：

【要約】【目的】 圧電/電歪膜上からセラミック基板上に跨がって形成された上部電極に対して及ぼされる力を軽減し、該上部電極の断線を防止すること。【構成】 薄肉のセラミック基板12上に、下部電極14と、圧電/電歪膜16と、上部電極18とを、順次、積層形成せしめてなる圧電/電歪膜型素子10において、セラミック基板12上に、下部電極14とは独立して位置し、且つその一部が圧電/電歪膜16の下側に入り込む補助電極22を、それら基板12と圧電/電歪膜16の何れにも接合性の良い導電性材料にて形成すると共に、前記上部電極18を、補助電極22および圧電/電歪膜16の面上において、それらの間に跨がって形成した。

Claim (excerpt)：

結晶相が部分安定化乃至は完全安定化されてなる酸化ジルコニウムを主成分とする材料から成る薄肉のセラミック基板上に、下部電極と、ペロブスカイト構造または複合ペロブスカイト構造の構成成分としてPbを有する圧電/電歪材料を用いて形成された圧電/電歪膜と、上部電極とを、順次、積層形成せしめてなる圧電/電歪膜型素子において、前記セラミック基板上に、前記下部電極とは独立して位置し、且つその一部が前記圧電/電歪膜の下側に入り込む補助電極を、それらセラミック基板と圧電/電歪膜の何れにも接合性の良い導電性材料にて形成すると共に、前記上部電極を、かかる補助電極および前記圧電/電歪膜の面上において、それらの間に跨がって形成したことを特徴とする圧電/電歪膜型素子。

IPC (3)：

H01L 41/09 ,  H01L 41/18 ,  H03H 9/24

FI (2)：

H01L 41/08 L ,  H01L 41/18 101 Z