Pat
J-GLOBAL ID:200903031666344497
スイッチングシステム
Inventor:
,
,
,
,
Applicant, Patent owner:
Agent (1):
小川 勝男
Gazette classification:公開公報
Application number (International application number):1995092198
Publication number (International publication number):1996288965
Application date: Apr. 18, 1995
Publication date: Nov. 01, 1996
Summary:
【要約】【目的】トラヒックが偏ってもセル廃棄特性が劣化しないATMスイッチングシステムを提供する。【構成】スイッチの入力側バッファまたは出力側バッファの少なくとも一方を、複数の出力方路または複数の入力方路に共用される共有バッファとし、バッファ制御回路によって共有バッファ内に方路毎に可変長の複数の論理的なバッファを形成し、特定の出力方路において出力セルの輻輳状態が検出された場合に、入力側からスイッチへのセルの供給を抑制する。【効果】特定の出力方路にトラヒックが集中しても、可変長バッファでセルを蓄積できるため、セル廃棄を回避できる。
Claim (excerpt):
複数の入力回線および出力回線に接続されたスイッチングシステムにおいて、上記入力回線毎に設けられた複数の入力バッファと、上記入力バッファ対応に設けられ、上記入力回線から到着したパケットの上記入力バッファへの書き込みと該入力バッファからのパケットの読み出しを行う複数の入力バッファ制御手段と、上記複数の入力バッファから読み出されたパケットを共通バッファに一時的に蓄積した後、各パケットのヘッダ情報によって決まる何れかの出力回線に振り分けるためのスイッチ手段と、上記共通バッファにおけるパケットの蓄積状態を監視し、パケットが過剰になった出力方路を示す輻輳制御情報を発生するための手段と、上記輻輳制御情報を各入力バッファ制御手段に通知するための輻輳通知手段とからなり、上記各入力バッファ制御手段が、上記輻輳制御情報に応じて上記入力バッファからのパケットの読み出しを選択的に行い、上記共通バッファにおけるパケットの蓄積を制御するようにしたことを特徴とするスイッチングシステム。
IPC (4):
H04L 12/56
, H04L 12/28
, H04Q 3/00
, H04Q 3/545
FI (7):
H04L 11/20 102 A
, H04Q 3/00
, H04Q 3/545
, H04L 11/20 D
, H04L 11/20 G
, H04L 11/20 102 E
, H04L 11/20 102 Z
Patent cited by the Patent:
Cited by examiner (3)
-
特開平3-205937
-
非同期転送モードにおける仮想パスの帯域割当方式
Gazette classification:公開公報
Application number:特願平5-002281
Applicant:日本電気株式会社, 日本電気エンジニアリング株式会社
-
パケット交換機
Gazette classification:公開公報
Application number:特願平5-222927
Applicant:株式会社東芝
Return to Previous Page