Pat

J-GLOBAL ID：200903031679596231

バイアス回路

Inventor： 鶴岡 義保
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1991224504
Publication number (International publication number)：1993063470
Application date： Sep. 05, 1991
Publication date： Mar. 12, 1993
Summary：

【要約】【目的】 マイクロ波帯増幅器において使用するバイアス回路に関し、出力部における出力信号のレベル低下を改善することを目的とする。【構成】 他端が開放された低インピーダンスの第1の線路32の一端を、高インピーダンスの第2の線路31を介して、トランジスタからの出力信号を伝送する出力線路13に接続して、印加されたバイアス電圧を、該第1の線路の一端を介して該トランジスタ増幅器に供給するバイアス回路において、該第1,第2の線路の長さを(λ/4)よりもΔだけ異なる値に設定すると共に、該第1の線路の一端に検波部分4を設け、該検波部分で、該第1の線路を介して漏れてくる出力信号のレベルを該検波部分で検波するように構成する。

Claim (excerpt)：

他端が開放された低インピーダンスの第1の線路(32)の一端を、高インピーダンスの第2の線路(31)を介して、トランジスタからの出力信号を伝送する出力線路(13)に接続して、印加されたバイアス電圧を、該第1の線路の一端を介して該トランジスタ増幅器に供給するバイアス回路において、該第1,第2の線路の長さを(λ/4)よりもΔだけ異なる値(Δは予め設定された値)に設定すると共に、該第1の線路の一端に検波部分(4) を設け、該検波部分で、該第1の線路を介して漏れてくる出力信号のレベルを該検波部分で検波する構成にしたことを特徴とするバイアス回路。

IPC (3)：

H03F 3/60 ,  H03F 1/02 ,  H03F 3/20