Pat

J-GLOBAL ID：200903031699377064

乱数生成回路

Inventor： 藤田 忍 ,  内田 建 ,  古賀 淳二 ,  大場 竜二
Applicant, Patent owner： 株式会社東芝
Agent (1)： 松山 允之 (外1名)
Gazette classification：公開公報
Application number (International application number)：2002183967
Publication number (International publication number)：2003173254
Application date： Jun. 25, 2002
Publication date： Jun. 20, 2003
Summary：

【要約】【課題】 真性度の高い乱数を発生させ、かつ小型の集積回路化が可能な乱数生成回路を提供することを目的とする。【解決手段】 デジタル入力値に対して一義的に決定されないデジタル出力値を与えるフリップフロップ型の論理回路を含む不確定論理回路と、前記不確定論理回路から出力される前記デジタル出力値における「0」と「1」の出現頻度を均等にするための排他的論理和演算回路などを含む一様化回路と、を備えた乱数生成回路を提供する。

Claim (excerpt)：

デジタル入力値に対して一義的に決定されないデジタル出力値を与えるフリップフロップ型の論理回路を含む不確定論理回路と、前記不確定論理回路から出力される前記デジタル出力値における「0」と「1」の出現頻度を均等にするための一様化回路と、を備えたことを特徴とする乱数生成回路。

IPC (3)：

G06F 7/58 ,  G09C 1/00 650 ,  H03K 3/84

FI (3)：

G06F 7/58 A ,  G09C 1/00 650 B ,  H03K 3/84 Z

F-Term (4)：

5J049CA03 ,  5J049CA10 ,  5J104FA01 ,  5J104NA04

Patent cited by the Patent：

Cited by examiner (2)

• 故障判断機能を備えた乱数生成装置
  Gazette classification：公開公報   Application number：特願平11-082973   Applicant：システム工学株式会社, 吉田隆一
• フリップフロップ準安定性を使用する乱数生成方法および装置
  Gazette classification：公表公報   Application number：特願2001-564986   Applicant：コーニンクレッカフィリップスエレクトロニクスエヌヴィ