Pat

J-GLOBAL ID：200903031808383622

レーダ信号処理装置

Inventor： 金子 智巳
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 高田 守
Gazette classification：公開公報
Application number (International application number)：1994081548
Publication number (International publication number)：1995287064
Application date： Apr. 20, 1994
Publication date： Oct. 31, 1995
Summary：

【要約】【目的】 最適な価格対性能比を有し、複数のビームを同時に処理可能なフォールトトレランス性の高いレーダ信号処理装置を得る。【構成】 キャッシュメモリを備えた複数のCPUとメモリ空間上に主メモリがマッピングされているローカルバスを備えたマルチCPU部を備える。複数の専用演算ユニットをスイッチネットワークで接続したベクタ演算部を備える。これらをクラスタとしてシステムバス・クラスタ間バスを用いて接続した。【効果】 複数のCPUと複数の専用演算ユニットをリアルタイムに各々グルーピングすることで、要求された処理量に対し有効資源を最適に分配し、信号処理を行う。全てのCPUがメモリ空間を共有することで、あるCPUが故障しても、他のCPUで代行することが可能である。

Claim (excerpt)：

複数の信号処理プログラムモジュールからなるレーダ信号処理プログラムと制御プログラムが格納されている主メモリと、レーダ信号処理プログラムと制御プログラムを実行し、要求性能によって装備する数量を変更可能な複数のCPU(Central Processing Unit)と、前記主メモリのコピーを保持し、データ更新にともなう前記CPU間での時間的整合性を維持する機能を有し、前記CPUに対し最低1個以上有するキャッシュメモリと、前記CPUとシステムバス上に接続される他の機能ユニットとのデータ交換を制御する第1のバス変換器と、前記キャッシュメモリと前記主メモリと前記第1のバス変換器を接続し、データ内容整合性を維持する機能をバスプロトコル上で具備するローカルバスとから構成されるマルチCPU部を備え、複数の信号処理プログラムモジュールを複数のCPUでそれぞれ並列に実行するか、または、複数の信号処理プログラムモジュールのある1つの信号処理プログラムモジュールの処理対象データを複数のCPUで分割し並列実行することを前記CPUの一つであるスケジューラCPUで実行される有効資源割当てプログラムにより導き出された処理時間予測値に基づき、前記複数のCPUがそれぞれ処理すべき信号処理プログラムモジュールと処理対象データ数を要求されるタイムインターバル毎に毎回決定し、要求される信号処理モードを処理していくCPU負荷分散処理機能を有することを特徴とするレーダ信号処理装置。

IPC (4)：

G01S 7/285 ,  G01S 7/292 ,  G01S 13/66 ,  G06F 15/16 380