Pat

J-GLOBAL ID：200903031838665851

薄膜トランジスタ・マトリクス及びその製造方法

Inventor： 市村 照彦 ,  松本 友孝 ,  代木 育夫
Applicant, Patent owner： 富士通株式会社
Agent (1)： 柏谷 昭司 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993223229
Publication number (International publication number)：1995078995
Application date： Sep. 08, 1993
Publication date： Mar. 20, 1995
Summary：

【要約】【目的】 薄膜トランジスタ・マトリクス及びその製造方法に関し、ソース電極及びドレイン電極がゲート電極と重ならず、画素電極とゲート電極及びゲート・バス・ラインとの間の寄生容量を低減し、クロス・トークの発生を防止する。【構成】 ガラス基板1上にゲート電極3からはみ出すアモルファスSiからなる電極オフセット用被膜12が形成され、電極オフセット用被膜12上にゲート電極3が形成され、その上にゲート絶縁膜4、動作半導体層5、チャネル保護膜6が形成され、チャネル保護膜6に一部が掛かり且つエッジが電極オフセット用被膜12で規定されたソース電極8及びドレイン電極10が形成され、ソース電極8に画素電極11の一部が導電接続されて展延し、ゲート電極間はゲート・バス・ライン2で結ばれ、ドレイン電極間はゲート・バス・ライン2と交差するドレイン・バス・ライン9で結ばれている。

Claim (excerpt)：

透明絶縁性基板上に形成されてゲート電極の外郭からはみ出す大きさをもった半導体からなる電極オフセット用被膜と、前記電極オフセット用被膜上に積層形成されたゲート電極及び前記ゲート電極を覆うゲート絶縁膜及び前記ゲート絶縁膜上に形成されて前記ゲート電極と対向する動作半導体層及び前記動作半導体層上に形成されて前記ゲート電極と対向するチャネル保護膜のそれぞれと、前記チャネル保護膜上に一部が掛かり且つそのエッジが前記電極オフセット用被膜の外郭で規定されたソース電極及びドレイン電極と、前記ソース電極と一部が導電接続されて展延する透明導電膜からなる画素電極と、前記ゲート電極間を接続するゲート・バス・ライン及び前記ゲート・バス・ラインと絶縁膜を介して交差するように延在して前記ドレイン電極間を接続するドレイン・バス・ラインとを備えてなることを特徴とする薄膜トランジスタ・マトリクス。

IPC (2)：

H01L 29/786 ,  G02F 1/136 500