Pat
J-GLOBAL ID:200903031958986724

薄膜半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 西山 恵三 (外1名)
Gazette classification:公開公報
Application number (International application number):2001023848
Publication number (International publication number):2002231912
Application date: Jan. 31, 2001
Publication date: Aug. 16, 2002
Summary:
【要約】【課題】 少ない工程で、且つ分離の際のデバイス形成層への影響を少なくした薄膜半導体装置を提供する。【解決手段】 半導体素子及び/又は半導体集積回路140を備えた半導体膜110を分離層100上に有する部材を用意する工程、該部材の該半導体膜側から切り込み溝150を形成する溝形成工程、及び該溝形成工程後、該半導体素子及び/又は半導体集積回路140の所望の領域を該部材から分離する分離工程を有することを特徴とする薄膜半導体装置の製造方法。
Claim (excerpt):
半導体素子及び/又は半導体集積回路を備えた半導体膜を分離層上に有する部材を用意する工程、該部材の該半導体膜側から切り込み溝を形成する溝形成工程、及び該溝形成工程後、該半導体素子及び/又は半導体集積回路の所望の領域を該部材から分離する分離工程を有することを特徴とする薄膜半導体装置の製造方法。
IPC (3):
H01L 27/12 ,  H01L 21/265 ,  H01L 21/301
FI (4):
H01L 27/12 Z ,  H01L 21/265 Q ,  H01L 21/78 Q ,  H01L 21/78 A
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page