Pat
J-GLOBAL ID：200903032028348090
ダイナミックランダムアクセスメモリ
Inventor：
Applicant, Patent owner：
Agent (1)：
京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993273347
Publication number (International publication number)：1995130171
Application date： Nov. 01, 1993
Publication date： May. 19, 1995
Summary：
【要約】【目的】製造ばらつきや温度変化等により半導体基板のリーク電流が変化しても基板バイアス電圧を所定のレベル範囲に納め、かつ消費電力の低減効果を高める。【構成】所定の間隔で所定の期間活性化レベルとなる間歇動作制御信号Φicを発生する間歇動作制御回路4を設ける。基板電圧検知回路1に間歇動作制御信号Φicが活性化レベルのとき導通するトランジスタQ1を設けこのトランジスタQ1が導通状態のとき半導体基板の電圧を検知するようにする。基板バイアス制御回路2にラッチ回路22を設け検知電圧VDTの判定結果をラッチ,保持し発振制御信号OCとする。発振制御信号OCにより基板バイアス電圧発生回路3のリング発振器31を制御する。
Claim (excerpt)：
半導体基板上に形成されたメモリセルアレイ及びそのアドレス選択を含むアクセス用の周辺回路と、所定の周期で所定の期間活性化レベルとなる間歇動作制御信号を発生する間歇動作制御回路と、一端を電源と接続しゲートに前記間歇動作制御信号を受けてこの間歇動作制御信号が活性化レベルのとき導通するトランジスタを備えこのトランジスタが導通状態のとき活性化して前記半導体基板の電圧を検知する基板電圧検知回路と、この基板電圧検知回路の検知電圧が予め設定された範囲内のときは第1のレベル、この範囲を逸脱すると第2のレベルとなる基板電圧判定信号を出力する基板電圧判定回路、及び前記基板電圧判定信号を前記間歇動作制御信号の活性化レベルに同期してラッチし発振制御信号として出力するラッチ回路を備えた基板バイアス制御回路と、前記発振制御信号が第2のレベルのとき所定の周波数で発振する発振器、及びこの発振器の発振出力を受けて所定のレベルの基板バイアス電圧を発生し前記半導体基板へ供給するチャージポンプ回路を備えた基板バイアス電圧発生回路とを有ることを特徴とするダイナミックランダムアクセスメモリ。
IPC (3)：
G11C 11/407
, H01L 27/10 481
, H02M 3/07
