Pat

J-GLOBAL ID：200903032047785167

半導体装置

Inventor： 高木 洋介 ,  遠藤 幸一
Applicant, Patent owner： 株式会社東芝
Agent (1)： 三好 秀和 (外3名)
Gazette classification：公開公報
Application number (International application number)：1996074225
Publication number (International publication number)：1997266248
Application date： Mar. 28, 1996
Publication date： Oct. 07, 1997
Summary：

【要約】【課題】 SOI構造を用いたパワーIC等の各種集積回路において、SOI基板を構成する活性層13の底部に反転層が形成されることを抑制し、リーク電流の発生の防止、オン抵抗の増大の防止等を図る。【解決手段】 台基板11と、台基板11の上部のSOI酸化膜10と、SOI酸化膜10の上部の活性層13とでSOI基板を構成し、この台基板11とSOI酸化膜10との間に、台基板11とは反対導電型の半導体領域39を形成し、この半導体領域39と台基板11との間の接合容量を利用することにより、活性層13の底部の反転層の形成を抑制、防止する。

Claim (excerpt)：

台基板となる第1の半導体領域と、該第1の半導体領域の上部に形成された絶縁膜と、該絶縁膜の上部に形成された第2の半導体領域とを少なくとも具備する半導体装置であって、該第1の半導体領域と該絶縁膜との界面近傍の領域であって、該第1の半導体領域の上部の少なくとも一部の領域に、該第1の半導体領域とは反対導電型の第3の半導体領域を形成したことを特徴とする半導体装置。

IPC (5)：

H01L 21/762 ,  H01L 21/761 ,  H01L 27/12 ,  H01L 29/78 ,  H01L 29/786

FI (5)：

H01L 21/76 D ,  H01L 27/12 Z ,  H01L 21/76 J ,  H01L 29/78 301 W ,  H01L 29/78 613 A

Patent cited by the Patent：

Cited by examiner (3)

• 半導体装置
  Gazette classification：公開公報   Application number：特願平5-169135   Applicant：日本電装株式会社
• 特開平2-271567
  
• 特開平4-321773