Pat

J-GLOBAL ID：200903032089423346

液晶表示装置の駆動回路

Inventor： 榎本 弘美 ,  磯貝 博之 ,  三輪 裕一
Applicant, Patent owner： 富士通株式会社
Agent (1)： 石田 敬 (外3名)
Gazette classification：公開公報
Application number (International application number)：1995295468
Publication number (International publication number)：1997138670
Application date： Nov. 14, 1995
Publication date： May. 27, 1997
Summary：

【要約】【課題】 データドライバ部の各出力での階調電圧選択用のアナログスイッチ等の数を大幅に減らしてチップ面積を節減し、チップ内を走る基準電源の配線数を従来よりも少なくする液晶表示装置等の駆動回路を提供することを目的とする。【解決手段】 液晶表示パネル9内の画素を順次走査する第1のバスラインと、第1のバスライン上の選択画素へ画像データを表示するための階段電圧を重畳した階調電圧を供給する第2のバスラインとを配置し、複数の基準電源から階段電圧を生成する階段電圧発生部2が、各基準電源間を複数の分割抵抗により分圧する抵抗分圧手段20と、各分割抵抗の両端に設けられ、階段電圧のレベルを切り替える一対のスイッチ素子の集合からなる階段電圧レベル切替手段22とを含み、第1の期間では各分割抵抗の両端の一対のスイッチ素子の一方を導通状態にし、第2の期間では同スイッチ素子の両方を導通状態にするように制御される。

Claim (excerpt)：

液晶表示装置の液晶表示パネル(9)を構成する複数の画素に対し、該画素を走査するための複数本の第1のバスラインと、該第1のバスライン上の選択された画素へ所定の画像データを表示するための階段電圧を重畳した階調電圧を供給する複数本の第2のバスラインとを配置してなる液晶表示装置の駆動回路において、任意の基準電源部(7)から出力される複数の基準電源(Vr0〜Vrk)に基づき前記階段電圧を生成する階段電圧発生部(2)を備えており、該階段電圧発生部(2)は、前記複数の基準電源(Vr0〜Vrk)の各基準電源間を複数の分割抵抗により分圧する抵抗分圧手段(20)と、該複数の分割抵抗の各々の両端に設けられ、該階段電圧のレベルを切り替える一対のスイッチ素子の集合からなる階段電圧レベル切替手段(22)とを含み、該一対のスイッチ素子の動作を制御する制御信号により、第1の期間では、前記複数の分割抵抗の各々の両端に設けられた一対のスイッチ素子の一方を導通状態にし、第2の期間では、該一対のスイッチ素子の両方を導通状態にすることによって、前記階段電圧が発生することを特徴とする液晶表示装置の駆動回路。

IPC (3)：

G09G 3/36 ,  G02F 1/133 520 ,  G02F 1/133 575

FI (3)：

G09G 3/36 ,  G02F 1/133 520 ,  G02F 1/133 575