半導体装置

Inventor：
Applicant, Patent owner：
Agent (1)：佐藤一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993227397
Publication number (International publication number)：1995086582
Application date： Sep. 13, 1993
Publication date： Mar. 31, 1995
Summary：

【要約】 (修正有)【目的】素子形成領域の周囲を素子分離領域で囲んだ絶縁ゲート型FETにおける素子形成領域と素子分離領域との境界近傍を流れるドレイン電流を抑制する。【構成】半導体基板上に形成された絶縁ゲート型電界効果トランジスタにおいて、素子形成領域1と素子分離領域2の境界近傍で実効的な抵抗がチャネル中央よりも大きくなるように素子形成領域あるいはゲート電極3の形状が形成される。【効果】絶縁ゲート型電界効果トランジスタにおけるしきい値の低いチャネル部分がドレイン電流に及ぼす影響を減少することが可能になる。

Claim (excerpt)：

埋込み素子分離による素子分離領域によって画定された素子形成領域に絶縁ゲート型電界効果トランジスタが形成される半導体装置であって、前記電界効果トランジスタのゲート領域下のチャネルは、実効的な抵抗分布がチャネル中央よりも前記素子形成領域及び前記素子分離領域の境界近傍で高抵抗になるように形成される、ことを特徴とする半導体装置。

FI (2)：

H01L 29/78 301 G , H01L 29/78 301 R

Patent cited by the Patent：

Cited by examiner (20)

特開昭59-028379
特開昭62-250671
特開昭62-084561

Show all

Return to Previous Page